论文部分内容阅读
系统级和门级集成电路中的复用技术已经成为片上系统(SoC)设计的重要趋势,而如何实现数字集成电路中功能规则性的自动化提取是规则性设计和集成电路分析的核心问题。本文针对功能规则性的自动化提取问题开展了研究,论文工作包括:1.为满足SoC设计中对IP多样性和灵活性的需求,提出一种针对接口电路的可定制可复用架构,并基于该架构实现了CF卡及MMC卡接口控制器的设计。根据接口控制电路结构通用特点,提出了由接口控制部分、数据通路部分及传输控制部分三部分组成的接口电路通用架构。通过可配置性和参数化的设计,使用户能够根据自己需要随意选择IP核支持的功能模式、总线位宽、FIFO深度及宽度等配置。FPGA验证结果表明,所设计的接口控制器能够实现预定功能。2.提出一种二同构模型对电路结构进行描述,并基于该模型实现了一种集成电路规律性快速提取方法。通过对两两相连的标准单元进行特征提取比较并产生二同构子电路,对出现频数较高的二同构子电路进行扩展产生电路结构模板,进而提取所有与该模板相似的电路结构。在算法运行过程中,通过不断的删除已经匹配的顶点,可加快程序运行的速度。实验表明,利用基于二同构扩展模型的集成电路规律性提取算法能够使对电路中规律性结构进行提取时有的放矢,最大限度地保证了重复出现次数最多的结构得到优先提取。3.针对数字集成电路规律性提取算法复杂度过高的问题,提出一种逐级对根节点进行分类的小规模频繁子电路的预提取算法—SFSE算法。通过对频繁边的直接扩展,实现了小规模频繁子电路的快速提取;利用门级电路中小规模频繁子电路与大规模频繁子电路间的结构依赖性,解决了候选子电路生成时根节点组合爆炸的问题。实验结果表明,该算法能够降低根节点的数量,使支持度高的候选子电路得到优先提取,并显著地减少了规律性提取的时间。该工作将数据挖掘方法应用到门级集成电路的规律性提取中,为门级集成电路规律性的自动化提取开辟了新的研究思路。4.将数据挖掘方法用于数字集成电路规律性提取,提出了链状和扇形两种结构模板的规律性提取算法。采用压缩式存储及删除缓冲器结构等方法,降低了电路的存储空间。建立顺序相关边权值模型,将复杂的子电路的同构搜索转化为边权值序列的匹配问题。模板扩展过程利用剪枝策略删除非频繁子电路,提高了规律性提取效率。将模板的产生与子电路的同构搜索过程合并,简化了规律性提取流程。有效解决了大规模集成电路中规则性提取复杂度过高的问题。实验证明,与传统的规律性提取算法相比,基于扇形和链状模板的规律性提取算法,不仅能够降低规律性提取的时间,而且能够得到更好的规律性提取结果,同时还能作为一种规律性预提取算法对传统的规律性提取算法进行优化。5.提出一种基于频繁模式挖掘的门级数字集成电路自动化分析流程,解决了传统数字集成电路手工分析整理效率低下的问题。提出了基于EDIF文件的电路结构自动显示方法,规范了标准单元排布方法,提出了一系列基本结构及特殊功能结构的提取和识别方法,同时建立了计数器和有限状态机的结构模型。最后通过对一款32位定制指令集处理器及Strong ARM的Data-Path电路的层次化分析整理,表明所提出方法的有效性。期间所开发出的一系列自动化整理和提取的工具,被应用到实际工程项目中,极大的提高了电路分析整理的效率。