在各种结构的模数转换器(Analog-to-Digital Converter, ADC)中,流水线ADC因其能够同时做到较高的分辨率以及采样率,得到了广泛的应用,如视频图像处理系统、无线通讯系统以及数字收发基站等。然而,流水线ADC会受到各种非理想因素的影响,并且随着工艺尺寸和电源电压的降低,这些非理想因素对模拟电路设计带来了更加严峻的挑战。因此,人们开始使用各种辅助技术来校正或补偿模拟电路中的误差。在各种辅助校正技术中,后台数字校正技术是目前的热点研究方向,因为其能够在不中断模拟电路正常工作的前提下,实时监测并校正环境变化所带来的影响。本论文通过对流水线ADC中各种非理想因素的分析,提出了一种基于伪随机信号相关性注入的后台数字校正算法,用于校正流水线ADC中由于电容失配以及余量放大器的谐波失真所带来的影响。这种方法通过在余量增益数模转换器中注入伪随机信号,使其受到电路中非理想因素的影响,并反映在输出的数字编码中。然后通过伪随机序列相关性的方法,在后端的数字信号处理中把这些非理想因素提取出来,并最终补偿流水线ADC的输出。与现有的方法不同,本论文提出的校正方法把电容失配与谐波失真作为一个整体提取出来,并且只需要一组伪随机量的注入。同时,还使用了一种特定的伪随机序列,以满足校正算法的要求,使得该算法具有快速的收敛速度。本论文还改进了流水线ADC的第一级结构,以解决伪随机信号幅度与输入信号范围的矛盾关系。通过对流水线ADC进行建模仿真,得到经过校正之后,ADC的SFDR从校正前的55.5dB提高到了98.5dB; SNDR从校正前的41.8dB提高到了78.2dB。最后对流水线ADC进行了电路级的分析和设计,改进了一种具有高线性度采样开关的采样保持电路；并设计了高增益的增益自举运算放大器及其他电路模块。对各电路模块及整体电路作了仿真,仿真得到ADC的ENOB为12.685bit,SFDR为87.026dB。