ADC是数字信号处理系统的前端核心器件，是连接数字世界和模拟世界必不可少的桥梁。工艺的发展使电源电压不断降低，这给高性能ADC设计带来了巨大挑战。本文基于SMIC0.13μm CMOS工艺设计了一款可用于Video ADC系统的12位125MSPS流水线ADC中的关键电路。论文首先分析了流水线ADC中各关键电路的基本原理。然后，通过对各关键电路的误差分析，最终确定了2.5+1.5*7+3带冗余校正的流水线ADC架构。最后，对系统的关键电路如采保电路、第一级流水线电路和时钟电路进行了详细设计。论文采用带衬底调整的自举开关电路，使开关管的栅源电压恒定，降低了采样开关非线性，保证了采保电路高精度。流水线中的运放采用两级结构实现高增益高带宽，其中第一级采用折叠共源共栅结构并采用增益提高技术来实现高增益，第二级采用共源级以达到高输出摆幅。设计实现了基于DCS结构的时钟产生电路，具有高速、低抖动的特点，满足高性能流水线ADC的要求。论文通过Cadence Spectre仿真软件对所设计的电路进行了仿真，电源电压1.2V，采保电路中运放的环路增益为102dB，环路带宽为1.18GHz，相位裕度为62°，满足12位精度要求。当输入信号频率fin=3MHz，采样频率fs=125MHz时，对采保输出进行FFT分析，显示SNDR为85.7dB，ENOB为13.9位。时钟电路稳定后的占空比为（50±0.25）%，时钟信号的均方根抖动为148fs。