随着集成电路工艺水平不断提高，芯片的集成度日益增长，对集成电路设计提出了巨大挑战，加速了设计方法和设计工具的更新换代。高级综合作为EDA设计中必不可少的阶段日益引起研究人员的重视，在过去的25年中，高级综合一直是一个研究热点。目前高级综合研究主要集中于满足可测性、面积、时延以及功耗约束。论文工作集中在高级综合方面，主要内容如下：第一，集成电路的发展对高层电路可测性提出了新的要求，因此在高层可测性分析基础上给出了可测性综合算法。高层可测性分析方法HLTA-PSA基于多项式符号代数模型，利用关键路径敏化构建起基于多项式符号代数的全部电路表示，然后进行多项式算子的可测性参数计算提取，同时利用多项式运算进行电路可测性的计算和分析。可测性综合算法在综合过程中利用可测性分析的结果进行可测性的改进和增强，最终给出考虑可测性的电路描述，能够有效的降低设计时间和底层测试代价。第二，EDA技术的发展要求高级综合阶段即开始考虑对功耗进行有效的降低和优化，由此提出基于PSA的低功耗综合研究。首先在基于Horner展开的基础上给出了一种高级数据流低功耗综合方法。方法对电路的函数描述进行转换，得到最终的多项式形式，并应用Horner展开，根据Horner展开的结果对数据流进行调度、分配、绑定。在综合的过程中考虑绑定和布局对电路实现后互连线长度的影响。该方法在满足电路设计性能和面积的前提下较一般综合方法减少功耗约40％。然后提出一种考虑功耗时延积(PDP)约束的高级综合调度新方法，提取电路时延等参数，形成优化目标方程，并提出基于遗传算法的优化算法进行优化。最后给出了考虑多字长环境的集成综合框架，相比单纯以面积和延迟为综合目标的方法功耗得到了平均22．9％的降低。第三，提出基于有限域理论的高级综合方法。方法首先利用算术变换进行非精确多项式电路优化，给出电路在不同精度界限下的实现，考虑电路的定点和浮点设计表示，然后应用分枝定界方法求解出最终的优化结构。其次利用单变元及多变元多项式分解优化数据通路多项式，使用元件库中的元件构建多项式符号代数所表示的数据通路，应用整数线性规划模型来完成库单元映射。最后研究域上的表达式控制技术(树高度缩减和变量的替换与消去)，在保持电路功能的前提下，有效的降低了多项式数据路径表示中的冗余。上述工作实现了有限域上基于最少器件数、最小时延、功耗等不同设计目标的数据通路优化。