当前IC设计的主流技术为SoC设计技术。IP技术的蓬勃发展极大的改进了SoC设计的方法,基于IP核复用技术的SoC设计方法学已成为SoC设计的首选方法。进行SoC芯片研发的首要任务就是从众多同类型IP核中挑选出高质量的IP核,通过IP核质量评测可以全面了解待选用IP核的质量特性,尽早找出IP核的质量缺陷有助于确保最终SoC系统集成芯片的质量。因此,迫切需要提出一套切实可行的IP核质量评测技术。IP质量是SoC芯片质量保证体系的重要组成部分,已经成为限制SoC芯片质量和可靠性的瓶颈,成为影响芯片整体质量的关键因素。为了保证SoC芯片的质量并提高SoC的设计效率,急切需要提出一套能够全面衡量IP核质量的评测指标和相应的评测方法,同时有必要构建一个通用的数字软核IP质量评测平台完成快速客观的IP核质量评测任务,最终形成一个客观全面的数字软核IP质量评测体系结构。本文主要研究数字软核IP质量评测,通过对集成电路行业IP核产业的发展现状,SoC及IP核的相关理论知识以及国内外IP核质量认证标准进行了深入研究,从功能和性能两个层面提出了数字软核IP的质量度量指标,制定了数字软核IP质量评测流程。在实际项目中,针对数字软核IP的质量评测技术进行了深入研究并自主设计开发了数字软核IP质量评测自动化平台。针对数字软核IP的功能质量,本文通过覆盖率指标来表征,使用SystemVerilog语言搭建了基于VMM的层次化功能验证平台,用于对IP核的功能进行评测;针对数字软核IP的性能质量,基于现有主流商用EDA工具使用Perl语言在Linux系统下开发了数字软核IP性能指标评测自动化平台;最后通过对三个软核IP案例的评测,有效校验了数字软核IP质量评测平台的适用性和自动化评测的可靠性。