随着制作工艺的不断提高，半导体技术迅速发展，使晶体管及其它部件在处理器上的集成度越来越高，于是出现了片上多处理器结构。然而随着处理器上内核及其他部件的数目不断增加，片上部件的通信方式、提高通信质量以及资源利用的提高成了人们的主要研究的方向和热点。伴随着这一系列难题的提出，片上网络NoC应运而生，即通过路由将片上资源，包括内核、cache、控制器等部件连接起来，使各部件通过路由来进行请求、应答。由于传统总线式通信通过共享总线进行通信，当通信量大的时候，必然会引起通信阻塞，尤其是面对当前多核结构的现状，这种情况会更加明显。片上网络的提出，通过路由控制的通信在很大程度上提高了片上系统的通信质量。片上网络为片上通信带来了革命性的改变，然而同样面临着一些棘手的问题需要解决，由于路由的加入，使得片上系统的交换电路和一些存储单元等部件增加，使有限的片上面积变得更紧凑，甚至是需要加大片上面积才能达到我们的要求。由于是通过路由转发数据，在数据产生及经过路由的过程中就用到了数据的打包、缓冲、仲裁等通信步骤，而这些会在一定程度上增加通信延迟。路由的加入，随之增加的是构成路由的一些额外部件，包括一些缓冲区的增加和逻辑结构的增加，而这些部件的运行是需要耗电的，可想而知，这在一定程度上，对系统的功耗会有影响，并且缓冲区的功耗量所占的比例是很大的，这与当前提倡的低功耗是矛盾的。目前已有些研究对上述这些问题提出了改进的设想，包括拓扑的改进，通信方式的变换等，然而很少有考虑到路由内部数据传输策略方面的改进，很少有提到路由内部包括数据存储、数据交换在内的通信改进，并未对数据经过路由时的公平性及分配策略进行分析。针对以上问题，本文将拓扑改进与路由内部策略进行结合，提出了基于公平性和高效性的数据通信方式。在基于公平性的改进方案中，针对核数等部件越来越多，通信距离必然增加，因此在拓扑网络中增加了通信线路，使得平均通信距离缩短。同时在路由内部仲裁机构轮询缓冲区的策略中引入了基于公平性的考虑，使得数据通过交换区的机率保持在相对平衡的区域内。这种方案的提出使通信距离缩短进而降低网络延迟，并使数据都有机会或者是都相对公平的通过路由，不至于因等待的时间过长而造成局部数据的阻塞。本文在以上基础上又提出了基于高效性的路由策略，通过结合将多个内核连接到同一个路由的拓扑改进，对路由内部数据缓冲区存储策略进行了调整，充分利用了数据缓冲区，这在一定程度上缩短了通信延迟，并由于拓扑结构的改进，在很大程度上降低了功耗。以上两种方案的提出都是在最大程度上提高片上系统的通信质量，提高通信效率，降低网络延迟，并达到降低功耗的效果。这两种方案在层次关系中是递进关系，由基于公平性到基于高效性，使得片上网络系统的通信质量明显改善，并为以后的进一步改善留下了空间。本文通过在多核系统模拟器Gem5来实现片上网络的模拟，并结合PARSEC测试程序，分别模拟了基本的拓扑和简单的路由策略、基于增加链路并保证公平性的路由策略以及基于共享路由和高效利用缓冲区的策略等三种方案，并对三种方案进行了16核与64核片上网络拓扑及策略的验证与比较，这里除了对三种方案横向对比外，还分别对这三种方案进行了纵向的对比。经过对比发现，本文设计的两种方案相对于第一种未改进的方案，无论是在性能上还是在功耗方面都有了很好的改善，相对于第一种方案，第二种方案由于通信线路的增加和公平性的提高，使通信延迟降低了将近18%，而第三种方案由于是在第二种的基础上增加了对路由内缓冲区的利用率，并减少了路由的数量，使延迟上进一步降低，达到了30%，并在功耗方面也降低了18%。在纵向比较方面，发现相对于16核的片上网络，64核的拓扑在性能改善方面更加明显。所以本文提出的方案非常适合当前的多核片上网络系统，有很好的发展空间。