随着微电子技术不断发展,片上系统(System-on-Chip,SoC)成为超大规模集成电路设计的主流。而SoC中所包含的IP(Intellectual Property)核数目也随之不断增多,使得以总线结构为通信基础的SoC技术面临着在性能、功耗、延时和可靠性等方面的巨大挑战。片上网络(Network-on-Chip,NoC)被认为是解决片上系统IP之间通信互连的必然趋势。网络拓扑选择和路由算法设计则是片上网络设计的关键问题。本论文在总结NoC研究的基础上,重点探讨了网络节点编码和路由算法设计等问题。本文在比较三种典型的网络拓扑结构的基础上,提出了一种新的适合二维Toms拓扑结构节点编码方法,该种编码隐含了相邻节点以及节点之间链路关系。这种方法简化了Torus结构的路由算法设计,改善了网络路由性能。设计了一种Torus结构的NoC,用Verilog语言描述了该原型系统,仿真实验结果表明该方法有效地提高了片上网络的通信性能。本文还对这种编码方法进行了扩展,可以实现在任意维数下增加节点,使得原有的简洁路由距离计算的特性保持不变,并保证具有超立方体的良好路由特性,降低了网络节点数量增加带来的扩展难度。本文提出的编码方法不仅是在NoC路由方面具有良好的特性,在有限状态机的状态编码以及逻辑表达式的化简等方面也有着广泛的应用前景。特别是在NoC以及宏观网络和并行计算的任务映射等方面具有重要的研究价值,是作为下一步课题研究的工作重点。