USB3.0为PC与各种设备的连接提供了一个标准接口。具有后向兼容、高速、稳定,即插即用等特点,得到了市场的广泛认可与普及。广泛应用于电子通信、光纤传输、图像采集等领域。近年来,随着高速数据传输需求日益增加。USB3.0中传统的串行CRC校验很难满足高速传输需求。为此,本文围绕USB3.0数据链路层数据包CRC校验展开工作。论文分为理论分析和设计实现两个部分。理论部分,首先从USB3.0协议出发,简单介绍了协议概述、数据包、数据传输类型等。重点对USB3.0的链路层的功能、总线结构、链路层的数据包结构、链路命令字、链路训练和状态机等进行了分析。设计和实现部分,先对CRC校验分析,USB3.0数据链路层中传统CRC校验为串行设计,为了提高传输速度需提高时钟频率,但是由于现有工艺条件限制了时钟频率的进一步提高,进而限制了USB3.0数据传输速度的提升。后分别对链路层数据头包中的CRC-16和链路层数据负载包中的CRC-32设计。对数据负载包中的CRC-32进行串行设计、并行查表设计。由于并行查表CRC-32需占用一定的表空间,工作时需反复查表降低了运算速度。在串行CRC-32算法和并行查表CRC-32算法的基础上导出了新的并行递推CRC-32算法,该算法与现有并行查表CRC算法相比节省了存储余数表的空间,节省了查表时间,提高了运算速度。最后用Verilog实现了该算法。