由于视频在多媒体通信中占有的重要地位,20年来视频压缩技术得到了巨大的发展。一些国际组织和机构先后颁布了很多的视频标准。作为世界上最大的潜在电子消费国,我国却一直没有自主知识产权的视频压缩标准。AVS(Audio Videocoding Standard)的出现改变了这一状况。视频部分是它的第二部分,是为了适应数字电视广播、数字存储媒体、网络流媒体等应用中对运动图像压缩技术而制定的标准。其以较低的计算复杂度,达到了国际先进水平。推广应用这项国家标准对于我国的数字产业的发展具有相当重要的意义。但是现有的AVS参考代码仅是为了学习和测试,并不能用来实时编解码,这严重影响了AVS标准的推广应用。AVS当前正处在大规模产业化的阶段。数字电视广播是AVS的一个重要的应用,随着我国将在2015年停止模拟信号电视广播,数字电视解码芯片必然具有相当广阔的市场前景。设计接收端的AVS解码芯片对于AVS标准的推广意义重大。本课题的主要目标就是根据AVS解码的特点,设计出能够适合于实际应用的硬件解码芯片。论文简单介绍了视频编解码的相关情况,简要回顾了视频标准的发展历程,并介绍了AVS标准相对于其他标准的优点,并且和H.264标准就运动补偿部分做了对比。论文详细介绍了AVS标准编解码的原理和运动补偿部分的关键技术,简单介绍了本课题的软硬件平台。本论文在分析、测试AVS源代码的基础上,依据自顶向下的设计方法,提出了一种高效的硬件结构来实现运动补偿。该设计以8×8块为基本运算单元,由MV计算、参考像素读取、像素插值三级流水线构成,并用Verilog HDL语言编程完成设计,将其在FPGA上完成了测试。试验结果表明本课题设计的架构能够完成AVS视频运动补偿部分的解码,并且能够达到较高的频率,能够完成AVS基准档次4.0级别的解码工作。本课题所做的具体工作有以下几个方面:(1)学习了视频压缩标准的基本知识,深入研究了视频压缩标准H.264和AVS的运动补偿部分。(2)结合AVS源代码,熟悉AVS运动补偿部分的原理和细节。(3)学习软件开发环境ISE,熟悉FPGA的开发流程及ML402开发板的使用,学习使用自顶向下的设计方法。(4)根据AVS运动补偿部分算法的特点,提出了一种适合于硬件实现的架构,并编程实现,在ISE环境下通过综合仿真,下载到FPGA片上,通过ChipscopePro软件观察仿真波形。实验数据表明,该设计完全能够符合AVS标准实时解码的要求。