论文部分内容阅读
目前，随着现代控制算法和计算机仿真技术的发展，针对很多工业控制问题，先进控制算法已经在仿真中得到了良好的控制效果。但在工业现场实现中，往往因为缺少合适的处理器，而在计算速度、精度等方面不能达到系统的要求。本论文设计了基于PowerPC作为主处理器的FPGA协处理器。由FPGA协处理器分担算法，PowerPC完成对它的调度、数值传递。
本论文的重点是设计基于PowerPC的FPGA协处理器，并完成主、协处理器的联调。在论文中介绍了在FPGA芯片上实现模糊控制器，以此作为硬件平台的验证。其内容主要包括：
(1)整体处理器的硬件结构设计，协处理器的芯片选型：选择Xilinx公司的Virtex4系列的XC4VLX25的FPGA芯片作为协处理器芯片。
(2)基于PMC总线的PCI9030桥芯片的硬件电路设计。通过它对目标处理器的通讯技术进行试验，验证协处理器硬件结构设计的正确性。
(3)FPGA协处理器的硬件原理图设计，PCB设计。
(4)FPGA协处理器与PowerPC主处理器的通讯程序设计。通过PMC总线进行通讯。
(5)模糊控制器的FPGA芯片实现。在整个处理器上实现模糊控制算法，对主、协处理器进行算法分工，FPGA完成模糊控制器运算，PowerPC向FPGA进行调度和数掘传输。
本文取得的一些成果：
(1)基于PMC总线的FPGA协处理器的硬件平台设计。该平台适用于基于PMC总线的硬件设备。使用带有PMC总线的主处理器与FPGA协处理器协同工作，可以提高运算速度，对复杂控制算法的实现提供硬件平台。
(2)在FPGA协处理器上设计模糊控制器对硬件平台进行验证。通过对硬件模糊控制器进行试验，测得：整个处理器完成单周期模糊控制运算(包括：主处理器启动一次运算到主处理器得到协处理器的运算结果并向系统返回计算结果)的时间为856.8μs。