随着网络通信技术的不断发展,片上系统在大数据传输和实时通信等领域上得到了越来越广泛的应用。传统的基于单片机作为核心处理器或者使用TCP协议的以太网传输方式,受限于CPU串行数据处理能力,和TCP复杂的流量控制和拥塞控制机制,系统往往达不到高速数据传输的条件。针对上述情况,本文设计并开发了基于FPGA的高速数据传输系统,采用UDP协议来实现通信设备间的数据传输,来达到高速数据传输的目的。系统主要分为两大模块进行设计,分别是UDP/IP协议栈的设计和MAC控制器的设计,ARM控制器负责对整个系统的FPGA数据操作进行管控,结合FPGA灵活配置的特性使整个系统对数据的传输更加灵活。UDP/IP协议栈主要负责对数据进行封装和拆分,添加或去除IP和UDP数据报头,MAC控制器主要完成对MAC帧的收发,设计了并行CRC校验模块来对MAC帧进行差错检测。此外MAC控制器中还实现了对数据的规则过滤,通过设置5元组的方式对不符合规则的数据包进行丢弃处理,提高了系统面对复杂网络条件的适应能力。针对FPGA内部存储空间不足的问题,设计了FPGA+DDR的组合方式,协议栈外部的DDR存储系统负责缓存突发的大量数据,增强了整个系统面对大数据的处理能力。在系统内模块经过FIFO进行数据通信时,采用了乒乓操作进行优化,减少了数据在FIFO中的等待时间,实现了数据的无缝衔接。最后整个系统通过与不同IP核的组合和可配置FIFO的使用,可实现系统在不同规格以太网上的数据传输。整个系统基于Zynq7000 MZ7035FA开发板设计,在Vivado上完成逻辑代码的编写。实验验证了系统的各个功能都能正常工作,在相同的条件下对数据在CUP上的传输和在FPGA上的传输做了对比,可发现FPGA上的数据传输有明显的速度提升,并且对于不符合预期规则数据包能起到拦截作用。数据在千兆网上的的FPAG传输达到了112 MB/s,在万兆网上的FPGA传输达到了855MB/s,且能够完成千兆以太网和万兆以太网之间的速率转换。整个系统的功能达到了初步设计的标准。