SOI（Silicon on Insulator）技术能为智能功率集成电路SPIC（Smart PowerIC）提供理想的介质隔离，并正在成为下一代低功耗高速集成电路的主流技术，所以SOI SPIC的发展引起了人们的极大关注。SOI高压器件是SOI SPIC中最重要的组成部分，其性能将直接影响到SOI SPIC的发展。本文针对SOI高压功率器件的耐压问题进行研究，通过分析SOI高压器件的击穿特性关键，提出了解决耐压问题的方法。 本文在分析SOI高压器件的击穿特性和电场分布的基础上，指出了影响器件耐压的因素。对N⁺缓冲层的结构进行了详细的研究，并提出了阶梯掺杂的多区N⁺缓冲层结构，该结构能够克服均匀N⁺缓冲层结构的缺点，更好地解决了SOI器件的纵向击穿问题，获得了较高的器件耐压。 本文还研究了屏蔽槽结构的SOI器件。基于二维数值模拟技术，对器件结构进行了详细的分析，得出了器件耐压和不同参数的关系，该结构可以完全屏蔽埋层SiO₂中高电场的影响，较好地解决了SOI器件的纵向耐压问题，能够实现非常高的器件耐压。通过将工艺模拟和器件模拟相结合，设计了器件的工艺步骤和工艺参数，针对该器件对衬底材料的特殊要求，设计了SOI材料的制备流程，进行了材料制备的探索工作。 本文提出的SOI高压器件结构，较好地解决了SOI器件中的耐压问题，为下一步进行SOI SPIC的研究打下了基础。