随着集成电路技术的飞速发展，集成电路设计规模和复杂度不断增大，导致验证工作量呈指数模型增长。尤其是芯片的功能验证，作为决定芯片是否成功的关键性步骤，目前已经成为集成电路电路的发展的瓶颈，所以如何提高验证效率、增加验证平的可重用性成为了当前集成电路业内亟待解决的问题。本文首先对集成电路业内验证的研究现状进行了介绍，分析和讨论了主要的验证手段和验证方法，对它们的优缺点进行了比较。然后，通过其他验证语言与SystemVerilog的对比，说明了SystemVerilog语言分层验证平台在集成电路验证方面的优势。而后详细介绍了基于SystemVerilog的OVM验证方法学，对OVM验证平台的建模思想和构建OVM验证平台的各个组件及其功能进行了详细的说明，为搭建基于SystemVerilog语言和OVM验证方法学的验证平台提供了理论基础。本文以某音频处理芯片中TDM模块为例，从该模块的具体功能出发，基于SystemVerilog语言，以OVM验证方法学为指导，制定了具体的验证场景，搭建了分层验证平台。最后，通过对几个测试用例的仿真结果进行分析，证明了待测设计的正确性。本文中搭建的验证平台不仅验证效率较高，而且可重用性强，可以重用于其他类似的模块的功能验证中。