随着嵌入式微处理器逐渐广泛应用于生产与生活中的各个方面,性能与功耗成为嵌入式微处理器设计的重要指标,而旁路转换缓冲单元在嵌入式微处理器的这两个指标上中有重要作用,因此旁路转换单元的研究对嵌入式处理器的设计有重要意义。本文以杭州中天微系统公司的CK510系列高性能嵌入式处理器以及其仿真平台为研究基础,重点围绕高性能嵌入式处理器旁路转换单元展开研究。本文的主要研究内容和创新点包括以下内容：1.提出一种基于连续页面合并回收的旁路转换技术。基于程序连续页面分配访问的局部性特征,通过分析基准测试程序的行为,提出一种适用于高性能嵌入式处理器的基于连续页面合并回收的TLB地址映射方法。该方法的主要思想为在基于两路组相联结构的Main TLB基础上,设计一个用于合并回收页面的RTLB,来存放由于两路组相连造成的冲突导致被替换的旧表项,同时合并可以合并的表项,在以后需要该旧表项时不需要重新查找页表,可以快速获得。选取EEMBC中的一些应用程序进行实验,实验结果显示本文的TLB在缺失率上有显著提高。在对RTLB的替换策略选择上可以采用LRU或者FIFO两种方式,并对这两种方式的硬件实现做了详细说明,并进行了不同替换策略、表项数目的实验研究。2.提出一种基于连续页面合并以及PTE基址缓存的硬件载入技术。对TLB访问时间分析得知硬件载入时间在整个TLB访问过程总时间中占有巨大比例,提出对硬件载入改进的两种方法,分别是：a)合并Main TLB中物理页号、虚拟页号均连续的两个表项,扩大了Main TLB容量,降低TLB缺失率,减少硬件载入次数；b)缓存硬件载入过程中第一次查询页表得到的PTE基址,有相同PTE基址的虚拟页号将不需要进行第一次页表查询,节省了一半时间。这两种方法分别从减少硬件载入次数和缩短单次硬件载入时间上提升了旁路转换单元的性能,同时降低了缺失率。选取EEMBC中的一些应用程序进行实验,实验结果表明硬件载入技术的TLB在硬件载入总周期上相比传统的TLB结构有明显缩减。