在移动通信系统中，信道估计的性能直接影响着整个通信系统的性能，特别是当移动通信系统演进到LTE系统的时候，这种影响更是明显。在TD-LTE系统中，信道估计作为其关键技术之一，相对比较复杂。因为涉及到大量的线性和非线性的运算，其软件实现过程无法满足系统要求，所以对信道估计的硬件实现进行研究，特别是ASIC实现进行研究，显得非常有意义。　　 论文第一部分主要研究和分析了TD-LTE物理层协议。通过对帧结构、物理资源块、资源元组等物理层基本概念、下行参考信号的产生、映射、多径信道模型以及下行链路流程内容的介绍，为接下来的算法分析奠定基础。　　 论文第二部分详细研究了多种信号估计算法，包括最小平方估计算法、线性插值算法、线性最小均方误差算法等，然后基于这些算法仿真性能对比，结合复杂度分析设计出硬件实现的算法流程。　　 论文第三部分是全文的核心部分。根据所确定的信道估计流程，结合高速率、小面积、低功耗、可扩展性等要求，设计出一种适用于TD-LTE系统的信号估计ASIC实现方案。该方案以一个OFDM符号为单位进行估算，工作时，通过多次调用估算单元的方式对所有数据进行运算，在实现过程中采用了流水、低功耗等当前较为流行的ASIC设计方法，使得估计模块估算效率成倍提升而不至于功耗太高。　　 论文第四部分采用Verilog HDL硬件设计语言对第三部分的设计方案进行代码实现，在通过功能验证后，最后采用三星45nm CMOS工艺库进行逻辑综合，得到一个面积为1183099.724102um2，功耗为2.8984293mw的估计模块，验证了所选方案的正确性和可行性，方案性能达到TD-LTE系统的性能要求。　　 最后，论文对所有工作进行了总结与展望，指出了以后可以改进的地方。