近年来半导体器件尺寸不断向纳米甚至更小级别发展,设计的复杂度也大大提高,基于传统总线形式的片上互联架构(SoC)制约了大规模集成电路的发展。片上网络(Network on chip,NoC)正是为了解决SoC设计中传统总线通信结构的局限性而出现的新技术。但是NoC芯片的集成度较高,测试更为复杂,测试时间也会随着IP核的增多而加大。而NoC的测试端口的数量和位置、测试数据分配方案、测试带宽等都会直接影响最终的测试时间,如何综合考虑这些影响因素,对NoC测试进行合理有效地测试规划成为提高NoC测试效率的关键。　　本文首先介绍了NoC技术的基础理论和测试规划的相关概念,在此基础上建立基于重用NoC测试访问机制和XY维序路由算法的测试规划策略;对量子进化算法进行改进,使其适用于解决测试规划中复杂的多进制问题,完成IP核分配到TAM的规划研究;在系统功耗限制下确定NoC测试端口数量,利用改进后的量子进化算法对端口位置进行选择优化,并结合IP核测试分配优化完成NoC系统的测试规划研究,以缩短测试时间。针对测试规划研究中,量子进化算法容易早熟收敛和陷入局部最优,本文加入了量子门动态调整策略和并行跳跃基因策略弥补算法的缺点,以提高算法的寻优精度,快速得到最优解。　　最后,以ITC’02基准电路作为实验对象对算法进行仿真验证。将基于改进量子进化算法的IP核测试分配优化与基于IP核时间排序的调度优化测试进行比较;将结合端口位置选择过程的IP核测试分配优化和固定端口位置下IP核测试分配优化相比较。实验结果表明,通过算法对IP核进行合理分配测试,可以有效地减少NoC系统的测试时间;结合测试端口位置选择的IP核测试分配优化进一步的降低了系统的测试时间,优化效果提高明显,同时验证了算法对NoC测试规划的有效性。