现代通信和雷达技术发展尤为迅速,其系统对频率源的需求也越来越严格,同时这也是未来发展的一个必然趋势。现在研究的主要性能指标包括相位噪声、频谱纯度、跳频时间、工作的带宽和频率稳定度等。目前低频段的频率源可以采用普通PLL技术可以实现,但是在高频段如V波段我们不仅要求有一定的带宽,而且还要满足频率源输出较好的相位噪声,只靠PLL锁相环技术很难去实现。如果采用普通的数字锁相方式实现,再倍频到所需要的频段,其相位噪声恶化比较严重,导致最终输出的结果满足不了高相噪的要求。因此,基于DRO(介质振荡器)的取样锁相技术得到了重视和应用。取样锁相技术和数字锁相技术相比,电路较为复杂,其缺点也比较明显,输出频率带宽较窄,而且调试也比较复杂。本文主要研究的是V波段宽频带低相噪的频率合成器,目标实现50-53GHz频率范围内的相噪指标为-73dBc/Hz@1KHz,-83dBc/Hz@10KHz,-93dBc/Hz@100KHz.本文主题思想是利用取样锁相频率合成器的低相位噪声、输出频率高等优点,并结合数字锁相PLL技术生成一个宽频带低相噪的S波段频率源,将两者经过混频、倍频、滤波、放大处理后得到即有低相位噪声的特点,同时也满足了较大带宽的要求的频率源。论文开始阶段概述了锁相环的工作原理和过程,并分析了取样锁相电路中捕获电路的工作原理和再完成电路的绘制。通过最终V波段频率合成器的相噪要求,反推到取样锁相频率合成器和S波段频率合成器这两个模块,并计算出各个模块相位噪声的最低要求,再对各个模块的电路图进行设计、仿真,从理论上得到了证明其可行性,最后完成调试工作。