随着信息技术的高速发展，数字多媒体市场进入了蓬勃发展的时期，如何将视频源图像的分辨率向多媒体终端支持的显示分辨率进行转换成为了图像处理技术面临的一个挑战。如今，面向高质量、高性能图像缩放的视频图像缩放引擎正在进入专业级的图像处理设备市场。然而涉及到实际应用问题时，能够获得高质量图像的新型缩放方法往往计算复杂度太高，不易于做硬件实现，而根据传统缩放方法设计出的缩放装置又难以满足人们对图像质量日益严格的要求。本文面向高质量的图像缩放算法和低复杂度的硬件结构，将视频图像缩放引擎的设计分为两个方面进行了深入的研究和探索。　　在图像缩小方面，本文通过分析低通滤波器的频域特性与图像质量的关系，提出了一种可以完成无级尺寸缩小的图像缩小方法，最低缩放比可达1/8。随后，利用该方法完成了图像缩小引擎的集成电路结构设计，并已经集成到AVS高清视频编码SOC平台中，目前已经通过Xilinx Virtex-6 FPGA完成了设计验证。　　在图像放大方面，本文提出了利用原始图像与目标图像在局部区域内的相关特征进行图像插值，同时引入了边缘敏感因子对图像特征进行了拟合。本文利用这一方法进行了视频图像放大引擎的硬件设计，其实验结果经主、客观评测甚至超过了一些更复杂的插值算法。同时，低复杂度的算法降低了硬件实现的难度，使高质量的实时视频图像放大成为了可能。　　作为一个完备的系统，本文将以上两个模块集成在一起，形成了一个可以满足多分辨率转换需求的视频图像缩放引擎。该引擎硬件资源消耗低，信息处理速度快，可以完成1080/30p视频的实时图像缩放，多功能的数据接口令其可以方便的集成在视频编码器、高清电视机和数字机顶盒等设备中。