论文部分内容阅读
进入21世纪以来,信息在推动经济和社会发展中的作用日益巨大,并且对人们日常生活的影响无处不在。在线视频和高速下载等数据业务的快速增长,使移动通信拓展到宽带数据业务,因此,移动通信的宽带化,对移动通信的速率和延迟等性能的要求越来越高。LTE(Long Term Evolution)由于具有高数据率、低延时和大容量等特点,成为向4G演进的最主要标准,并且已经进入第一阶段的商业化运行。 随着数据、移动Intemet和视频等宽带业务的增长,通信系统数据传输的可靠性也变得异常重要。信道编码是通过设计信号变换,以提高通信系统的可靠性,主要的信道编码包括卷积码、Turbo码和LDPC码。本文针对LTE标准规定的信道编码,即,Tailbiting卷积码(TBCC)和Turbo码,对其译码算法进行研究,并且设计和实现了译码器。 本文完成了信号处理从算法到实现的一个完整过程。针对信道编码的译码问题,分析了系统的需求。首先,研究信道编码的译码算法,提出合适的译码算法和结构。通过Matlab仿真,论证提出算法的性能满足系统要求。然后,用C语言完成算法的C模型,包括浮点和定点。最后,设计译码器的电路结构,并用Verilog HDL实现算法的RTL(Register Transfer Language)模型,Modelsim仿真验证RTL模型,然后在FPGA上综合。 主要贡献和创新点包括以下几个方面。 1)研究了Tailbiting卷积码以及Viterbi译码算法,提出了一种针对Tailbiting卷积码的译码算法。 基于Tailbiting卷积码的循环特性以及Viterbi算法的收敛特性,提出了一种简单高速的译码算法。利用循环特性将译码序列进行扩展,对其应用Viterbi计算过程,利用收敛特性,并且针对译码序列长度可变,采用固定的译码深度,以快速方法回溯并输出译码比特,通过仿真表明其性能满足要求。 2)针对幸存路径存储单元,提出了一种高效的回溯方法;基于提出的Tailbiting卷积码的译码算法,设计了译码器的电路结构,并用Verilog HDL实现了译码器。 对于路径度量计算单元,研究了网格图中的蝶形结构,变换运算步骤,采用简单的比-选-加结构,降低运算复杂度,减少运算量。针对幸存路径存储单元,提出一种简单快速的回溯方法,使用一个单端口随机存储器,减少存储资源,并且可以降低延时。 3)针对Turbo码的迭代译码,提出了一种自动停止准则;研究了Turbo码的译码算法MAX-LOG-MAP算法以及QPP交织器,设计了一种并行的译码结构。 MAP-LOG-MAP算法对于数据独立性好,以及QPP交织器的冲突避免特性,可以将数据分割,并行译码。设计了并行译码结构,利用存储器的写入与读取实现交织和解交织,简化交织和解交织过程。提出了一种自动停止准则,在达到译码性能时,提前结束译码,并且可以在迭代的任一阶段结束译码,能够减少译码延时,提高译码速率。 4)通过研究QPP交织器的特性,提出了简单的并行交织地址计算方法;基于并行译码结构,设计了Turbo码译码器结构,用Verilog HDL实现了译码器。 基于提出的并行译码结构,设计了Turbo码译码器的结构,通过分析Turbo码的迭代译码过程,时间复用软输入软输出译码器。为了降低译码延时,设计了一种高效的滑动窗方法,采用一个前向状态度量计算单元和两个反向状态度量计算单元。研究QPP交织器的特性,提出了简单的交织地址计算方法,使用一个地址产生器,产生地址和存储器序号。设计了高效的交织地址产生器,基于存储器序号偏移,通过简单的移位和加法运算产生其余存储器序号。 本文基于LTE系统的TBCC码和Turbo码,研究了两种信道编码的译码算法,提出了适合实现的译码算法,并设计和实现了两种译码器。可以将其应用于新一代移动通信系统,对提高数据传输的可靠性具有实际的指导意义。