随着自动驾驶、云计算、工业物联网、人工智能等新领域的迅速崛起,芯片的使用方式也在发生翻天覆地的变化。器件可靠性是集成电路可靠性的基础,由于器件可靠性导致的失效将直接影响芯片的使用寿命。例如,现在汽车的芯片在90%到95%的时间是闲置的,但未来自动驾驶汽车的芯片只有5%到10%的时间是闲置的。这种使用方式的变化要求在相同的寿命年限下芯片必须具备更高的可靠性,从而给集成电路可靠性设计带来了十分严峻挑战。当今纳米工艺代研发和生产成本不断攀升,由于可靠性不达标而导致的芯片失效将带来巨大经济损失。随着CMOS工艺特征尺寸缩小至深纳米级,大量新工艺、新材料、新结构的应用给PMOS器件负偏压温度不稳定性(NBTI)效应的研究注入了新的活力。界面陷阱不均匀分布和单体陷阱影响增加,高介电常数(High-k)材料的使用,以及电路工作模式的复杂多变,均给NBTI效应的特性机制研究带来新的挑战。纳米MOS器件的NBTI失效机制、可靠性时域模型、高可靠性集成电路设计及芯片寿命准确预测已成为当前微电子领域学术界和产业界的研究热点。本论文以纳米MOS器件的NBTI精确模型以及芯片级可靠性预测技术为研究对象,通过深入分析纳米工艺代器件的工作机制,对界面陷阱非均匀分布、电路动态复合应力模式、以及NBTI失效实时在线监测等进行了深入的研究。主要研究工作内容和成果如下:1)针对近年来试验中发现的Si/Si O2界面陷阱非均匀分布且由沟道中心向沟道边缘呈指数分布的新特征,以及传统模型未包含器件尺寸的局限性,论文将沟道区域划分成9个不同区域,分别对这9个区域进行数学积分,推导出仅包含两个拟合参数(b1和b2)的器件尺寸依赖(L,W,d L和d W)的NBTI退化模型。不仅如此,除了大尺寸外,还分别针对窄沟道、短沟道、以及小尺寸进行上述模型优化,从而使得模型适用于不同器件尺寸,扩大了适用范围。在此基础上,通过所建模型对不同器件结构尺寸的NBTI退化进行了分析,结果表明i)器件宽度越窄退化程度越剧烈;ii)相对退化随缺陷指数分布长度增加而恶化;iii)小尺寸器件退化快于大尺寸器件;iv)除小尺寸结构外(Ldrawn<2d L,Wdrawn<2d W),器件相对退化随沟道长度增加而减小。2)针对当代高性能集成电路芯片工作模式灵活多变所导致NBTI退化机制错综复杂的问题,重点研究了复合应力(DVFS)模式下NBTI的退化和恢复行为,分别克服了传统RD和T/D理论在复合应力下闭合非迭代解析模型的局限:i)每个应力/恢复周期器件初始退化为0;ii)整个退化过程应力/恢复条件不变(即恒定电压、频率、占空比及温度)。本论文通过严谨的数学推导创新性地提出了新的数学非迭代模型,并提出配套计算方法及流程。在给定复合应力条件下,与传统模型相比较,我们所提出的RD和T/D非迭代模型计算精度可分别提高32%和31%。该模型可对复杂多变应力场景下高性能高可靠性集成电路设计提供有效计算依据。3)将理论模型研究与集成电路可靠性设计实践相结合,论文重点研究了NBTI可靠性在线监测。本文创新性地在常规6管施密特触发器基础上自主设计了一种新型的NBTI退化监测电路,将器件阈值电压退化量表征成线性相位延迟。该电路成功实现了i)阈值电压退化ΔVth与脉冲宽度具有良好线性关系;ii)测试分辨率可通过输入信号斜率实时调节;iii)电路原理分析及推导表明所设计的退化监测电路性能与工艺、电压无关。该电路基于1.1V、36nm CMOS工艺流片并测试,当输入锯齿波上升时间为1μs时,等效测试分辨率为3.4ns/m V,完全满足抑制快速恢复的测试需求。不仅如此,将监测电路测试结果与单管参数提取测试结果(W/L=0.9μm/0.036μm)进行比对分析,在2000秒、1.8V条件下两者相对误差仅为9.1%@50oC,5.7%@25oC。综上所述,本论文对纳米MOS器件的NBTI精确模型以及芯片在线可靠性监测进行了深入研究,取得了一些创新性的研究成果。本文研究成果在器件尺寸依赖、动态复合应力、以及在线实时监测方面丰富了NBTI退化的理论模型及测试应用,将对高性能、高可靠性集成电路设计产生实质性的推动作用。