随着高性能计算、大数据和人工智能等应用领域的迅猛发展,人们对芯片的计算能力要求越来越高,单核处理器在频率和温度上的瓶颈已经日益凸显,因此可在较低主频下达到更高性能的多核处理器成为必然发展趋势。但随着单个芯片上集成的处理器核数目越来越多,片上网络(Network on Chip,NoC)由于电互连高时延、高能耗等缺点限制了未来多核处理器性能的进一步提升。与CMOS工艺兼容的硅光技术不断成熟和光互连所具有的低时延、高带宽以及低能耗的特性使得光片上网络(Optical Network on Chip,ONoC)成为新的研究热点。然而传统的二维光片上网络的波导交叉的数量、通信距离和芯片面积限制了光片上网络的可扩展性。三维集成技术通过将单层网络转变为多层网络,有希望解决二维光片上网络的问题。因此,三维光电混合网络受到众多研究者的青睐。本文总结了三维光电混合架构的研究现状,并对现有的一些问题给出了解决方案。首先,我们对光片上网络的交换机制进行了研究。在基于光电路交换的片上网络中,建链分组在预约光路径的过程中一旦发现输出端口被占用,只能阻塞在当前节点等待端口释放。而当前被阻塞的分组又会进一步阻塞其他分组,此情况极大的降低了链路的利用率并造成单一节点的阻塞迅速扩散至网络其他节点,从而降低了网络的时延和吞吐等性能。针对此问题,我们提出了称作HTRM的通信方法,该方法结合预测建链分组在路由器需要等待的时间和该分组阻碍其他分组数目两个指标设定规则,并根据这些规则对建链分组进行重传,从而及时释放预约的资源,提高链路利用率。仿真表明,对比传统的通信方法,在合成流量模型下,HTRM的网络时延至少降低了40%,吞吐提高了30%;在科学应用流量下,HTRM的加速比平均提升了5%。其次,我们对具有大规模节点的三维片上网络进行了研究。性能良好的片上多核系统需要良好的架构支持。虽然HTRM通信方法可以在一定程度上提高网络的性能,但是当网络规模扩大后,还是无法解决通信过程的距离过长、时延过高、损耗过大等问题。为此,我们设计了低时延、低损耗三维光电混合片上网络架构——Venus。结合波长路由技术和三维集成技术,确保了每两个节点的通信距离只有一跳,且任何不同子网中两个节点之间实现了无阻塞通信,进而降低了片上网络的平均端到端通信时延。我们通过使用多个环形结构,并设计环与环之间的光网络接口,减少了波导交叉数量和关键路径上经过微环的数量,降低了光信号损耗和串扰。仿真结果表明在千核规模下,所设计的三维光电混合片上网络架构与基于三维mesh结构的网络相比,平均时延降低了75.3%,吞吐提高了77.9倍,最坏插入损耗减少了64.2%,与最先进的网络架构相比,平均时延和吞吐几乎持平,最坏插入损耗减少40.1%。最后,我们对特殊应用的三维片上网络进行了研究。Venus在千核节点下都具有出色的性能。但是Venus也存在通用型网络架构的一些普遍性问题:第一,在多播流量中Venus的性能较差;第二,Venus的网络带宽分配较为均匀,在一些流量不对称的应用中,网络性能会变得较差。而近年来的研究热点——神经网络应用的实现中就会产生上述两点流量特性。因此,我们提出了面向大规模卷积神经网络的三维异构混合片上网络——CHNoC。采用光电混合互连,将带宽需求不同的卷积神经网络层映射到不同的硬件层上,利用卷积神经网络中流量不对称性有针对性的设计分级互连方式,以此提高带宽的利用率。