随着VLSI技术的飞速发展,单个芯片系统中各部分的逻辑密度也急剧增大。为适应更高的工作频率、更短的面向市场时间压力,今天的半导体工业要求提供越来越多的多处理器片上系统结构,然而处理单元数量增大到一定程度后,传统的基于总线的通信方法,由于缺乏可扩展性和可预测性,不能适应未来多核SoC在性能、功率、时序收敛和可扩展性等方面的发展需求。为迎接下一代系统设计中设计生产力和信号完整性的挑战,近来提出一个结构化的和可扩展的互连架构---片上网络(NoC),用于降低片上通信问题的复杂性。本论文的研究工作是以一个多核NOC芯片开发项目为背景,设计实现了一个可扩展的多核处理器平台,包括NOC架构的分析与选取、NOC架构的硬件实现以及协同验证和性能分析。在设计部分包含了核之间通信方式的设计和主从核控制关系的设计。对于核之间通信方式的设计,本文采用了片上网络(NoC)方式。和传统片上共享总线相比,NoC具有通信带宽大、可扩展性强、支持设计重用等优点。本文采用了双环拓扑结构、包交换和维序路由算法作为NoC的设计方案,该种方案不仅消耗资源少、数据传输延迟小,而且不存在死锁问题；在仲裁方式的设计上我们采用了应用广泛的round robin优先级,master端采用轮询的方式进行访问,避免了其他master端一直处于等待状态。对于主从核控制的设计,本文采用了一个主核来控制其他十五个从核的开关,该方案可根据负载来决定开启核的个数,从而提高了效率,降低了功耗。在验证部分,本文进行了协同验证以及该结构的性能分析。在协同验证部分,重点讨论了目前广泛应用的两种软硬件协同验证的方案：基于仿真平台的协同验证和基于FPGA平台的协同验证。重点论述本项目NOC的软硬件协同仿真系统的组成,包括硬件设计、软件的设计和仿真平台的设计以及使用的移植技术、调试技术等。协同验证确保了系统级芯片软件与硬件设计以及系统级NOC芯片通信网络架构的正确性,实现了在流片之前软件在硬件上运行的可能性,降低了项目的风险。最后本文进行了性能分析,本设计的16核NOC的逻辑在16颗Virtex-7 XC7A200T器件上实现,可以稳定的工作频率达100M,运行了矩阵乘法测试程序,其加速比可到15.5即运行速度为单核的15.5倍。本文研究了NOC通信方案设计,对路由节点的设计、仲裁方式等一一重点考虑,根据体系工作特点,对架构的功能在平台上进行了协同验证,表明此NOC结构具有良好的扩展性和较高的性能。