随着集成电路特征尺寸的不断减小,采用平面CMOS结构开发基本单元库已经很难满足规模较大、复杂度较高的设计。而FinFET结构可以由两侧控制电路的接通与断开,有效的减少了漏电流,是开发基本单元库的一种优良选择。作为沟通数字前端与后端物理实现的桥梁,基本单元库的性能很大程度上决定了芯片的最终性能。它作为可重复使用并且可靠的一种基础IP库,其性能决定了芯片的各项指标参数。本文采用FinFET三维结构设计了一套小型基本单元库,应用相关EDA工具详细介绍其设计流程,阐述了相关设计优化策略。并设计了一种测试代码,应用主流的ASIC设计流程,通过常规综合方向和低功耗门控时钟方向以及应用更高节点基本单元库进行综合及物理实现,对该基本单元库的性能进行横向与纵向对比分析,突出了本文中设计的基本单元库性能的优势。重点阐述测试代码的设计验证与库性能的评估。在测试代码设计中应用VCS工具进行功能性仿真和后仿真;使用Design Complier工具对测试代码应用高节点与设计基本单元库进行常规综合与低功耗方向进行综合,评估其相关性能报告;用形式验证工具Formality对四种门级网表在综合后与布局布线后进行功能一致性验证;用静态时序分析工具PrimeTime对布局布线后的时序与信号完整性进行分析验证;应用布局布线工具IC Compiler完成对四种门级网表的物理实现,并对比分析新技术节点基本单元库的性能优势。最后对相关的数据进行横向与纵向统计对比分析,证明本文设计的小型基本单元库的优良性能,圆满的达到了设计目标。