随着无线宽带时代的来临，用户对更高容量、更快接入速度以及更高数据吞吐能力的要求永无止境，从而促使蜂窝基站无线电信号带宽越来越高。而且，各种通讯标准如WCDMA、TD-SCDMA、WiMAX的出现使得未来蜂窝基站需要同时兼容各种标准。这些要求使得传统的基站系统架构日益复杂化。为了简化基站设计，现代无线基站在接收机端(RX)采用高中频(IF)外差架构。这种高中频外差架构需要高无杂散动态范围(SFDR)、高采样速率的模数转换器来实现。通常，此种模数转换器的采样速率要达到100Msps以上，SFDR要达到74dB。 针对这种应用要求，本文研究了一种1.8伏12比特100兆采样速率的流水线模数转换器的设计。文章首先阐述了此种ADC的具体应用场合；然后分析了高精度流水线模数转换器的各种误差来源，如电荷注入、时钟抖动、采样开关的非线性、电容的不匹配、运算跨导放大器的有限增益、增益变化、不完全建立等误差，系统结构的分析与选取，如从功耗、动态性能、结构复杂度等方面分析比较1.5比特结构和2.5比特结构的优缺点，系统整体指标的分析与确定；接着从具体电路实现的角度，详细阐述了关键模块电路的分析和设计，如改进型的栅压自举(bootstrap)采样开关，双层增益自举(gainboosting)折叠共源共栅放大器，电容翻转式采样保持电路，共栅密勒补偿(cascoded miller compensation)式两级放大器，2.5比特数模转换乘法器(MDAC)，比较器等：随后介绍了版图设计和电路测试分析；文章最后进行了总结。 此设计采用了SMIC的0.18-μm，1.8-V，单层多晶六层金属的CMOS混合信号工艺实现，有限面积为8mm2，功耗为250mW。