论文部分内容阅读
当今电子技术飞速发展，大规模、超大规模集成电路越来越多的应用到电子系统中。高速信号设计在整个电子设计领域所占的比例越来越大，100 MHz以上的系统已随处可见，这样就带来了一个问题，即电子产品的体积减小导致电路的布局和布线密度变大。同时信号的工作频率有高频化的趋势，使得如何处理高速信号问题成为一个设计能否成功的关键因素。 高速数字系统的信号完整性问题主要为反射、串扰、延迟、振铃和同步开关噪声等。本文基于高速电路设计的信号完整性基本理论，对高速电路信号完整性问题进行深入细致的分析。并利用先进的信号完整性仿真工具Hyperlynx，详细仿真反射、串扰对高速信号传输的骚扰作用，以及改善反射的各种端接方案和影响串扰电压大小的各种参数设置。根据仿真结果，获得了最佳的解决办法，以优化设计目标。