为了平衡高性能,低功耗和短时间上市的要求,相对于ASIC和通用处理器来说,现场可编程门阵列(FPGA)器件在过去二十年中市场份额不断增长。虽然FPGA提供了很多计算单位用于并行化,如何提供这些单位所需的高速数据流是一个重大挑战。而高层次综合很好地提高了FPGA的效率。高层次综合工具将高级语言编写的行为层面上的程序进行编译,在寄存器传输级(RTL)上对硬件进行描述,从而帮助超大规模集成电路的设计过程加速了。然而高层次综合方法也不是万能的,和传统的手工制定RTL方法比较,高层次综合自动产生的RTL会带来性能上的不足。产生性能差距的最大一个瓶颈就是访存。综合20余载在存储划分领域各种方法的演化发展,本文提出了存储划分在FPGA上的新算法。以下是本文的主要工作和创新处:(1)优化了bank mapping的方法。先前的方法通常会直接展开多维的数组,这会使得结果因数组的容量而产生差异。在本文中,为了摆脱数组容量对最终存储划分的影响,我们首先提出了一种在线性变换基础上进行的多维bank mapping方法。经过数学模型上的优化,最后我们引出了一种在多面体模型基础上的适用性广的bank mapping方法。除了基本循环划分,它还包含了多种存储划分方式。(2)改进了intra-bank offset的方法。首先本文介绍了一种“简易”的计算多面体内intra bank offset的方法。该方法合理减少了划分所需的存储资源,在存储地址上达到了最佳化。但是这种方法将消耗过多的逻辑资源。因此我们探索出了一种填充在物理存储区外的新型方法,此种方法具有节省地址逻辑资源,物理开销的增长在可接受范围内的特点。综上所述,本文探索出了一种更高效,可实现自动化的存储划分方法,并且根据方法的特点进行了实验验证。