论文部分内容阅读
射频识别技术(RFID)是一种标签和读写器之间不用接触就可完成识别的新型物体识别方法,具有极高的保密性,识别工作无须人工干预,操作快捷方便,可工作于各种恶劣环境。因此它的应用场合更加广泛,主要有商品零售、商品防伪、交通运输、物流仓储、安全管理、医疗卫生、图书档案和国防军事等。本文根据ISO/IEC18000-6 TypeC标准规定的读写器与标签之间的物理接口、协议和命令,设计并实现了基于FPGA的RFID读写器的协议处理模块。本模块经过modelsim的仿真,被证明所设计的模块可以完成命令的编解码,防冲突算法,根据协议规定的过程决定命令的发送顺序等完整的协议处理过程。本模块支持协议规定的主要命令,支持协议规定的所有编码方式,支持固定Q值防冲突算法和Q值可变的防冲突算法。本模块用QuartusII进行了综合和实现。该模块具有速度快,可靠性高,接口简单,容易移植的特点,对实际读写器的设计有一定的参考意义。在本设计中,因为分频所得时钟没有直接接入寄存器的时钟输入端,而是将分频时钟的上升沿作为寄存器的使能信号使得整个电路能够使用单一的同步时钟,所以工作时钟频率得到了很大提高,静态时序分析表明该模块的时钟频率可达70mHz。另外,该方法还可以大大降低保持时间违例的可能性。本文主要是对基于FPGA的符合ISO/IEC 18000-6 TypeC标准的RFID读写器协议处理模块的设计进行介绍。重点介绍了RFID读写器协议处理模块的整体框架,介绍了运用verilog语言对协议处理模块进行设计的具体设计方法,对其中的各个模块进行了详细说明。协议处理模块主要包括的组成模块为:系数产生乘法器,系数可配置等占空比时钟分频器,码宽时钟分频器,时钟选择模块,CRC校验与产生模块,发送链路PIE编码模块,解码模块,命令发送及处理模块,防冲突算法模块,波特率发生器,通用异步收发器。本文的最后给出了协议处理模块的仿真结果,综合和实现报告,静态时序分析报告以及开发平台测试结果。