论文部分内容阅读
低密度奇偶校验码LDPC码是首先由Gallager在1962年提出的一种纠错码,在沉寂了多年之后,最近又重新成为通信技术研究的热点。LDPC码是一种具有稀疏校验矩阵的线性分组码,研究结果表明,采用迭代的概率译码算法,LDPC码可以达到接近香农极限的性能。本论文主要对LDPC码的译码算法和硬件实现进行了较深入的研究。本文研究了在高斯白噪声信道下,LDPC码的几种主要迭代译码算法和复杂度。这些算法包括:Gallager的BF算法,置信度传播(BP)算法,归一化的BP-Based算法等等。给出了一种高码率LDPC码在不同译码算法下的性能仿真曲线。找出了一种实现复杂度较低且性能良好的译码算法:Normalized BP-Based算法。本文对LDPC译码器的关键参数、硬件实现中的量化进行了研究,给出了对译码器硬件实现具有参考意义的研究结果。之后讨论了LDPC码译码器的硬件实现,分析了针对该类高码率LDPC码译码实现的硬件实现结构:部分并行结构。这种构造方法不仅能够降低译码器硬件实现的复杂度,还可以节省一定的硬件开销。并且较详细的介绍了译码器各个模块的实现方式和结构框图。为了验证该构造方法,利用硬件仿真软件QUARTUSII仿真实现了码长为529,码率为0.87 LDPC码译码器。设计采用Verilog HDL语言描述,译码器的时钟频率为20MHz,设置最大迭代次数为10次。此外,还对该类LDPC的编码器设计了相应的算法依据,利用该类码校验矩阵H特定的结构,避免了直接利用生成矩阵对信息位的编码,采用高斯消元以及二进制的运算完成编码过程。既能降低运算复杂度,又能简化硬件实现的复杂度。给出了相应编码器的结构框图和仿真波形图。最后是本文的结论及下一步所需做的工作。