论文部分内容阅读
在成像设备、通信、雷达、工业仪器仪表等需要实时传输大量数据的行业中,要求其数模转换器的采样率越来越高、数据位越来越大、带宽越来越宽、传输速率越来越快。这对高速数据采集传输系统提出了更高的要求。传统的ADC大多使用并行总线进行数据传输,随着采样率的提高,捕获数据量的激增,并行总线的吞吐率需大大提升,这就要增加输出数据线的位数,而位数的增加需要占用大量的芯片管脚,使芯片和PCB的小型化难以实现并且在大量高速数据信号走线的同时控制电压噪声也是难以做到的。与传统的并行总线传输ADC相比,使用高速串行总线传输的ADC具有非常明显的优势,其中所需的信号传输线大大减少,总线传输速率也明显提升,并且在提高数据传输速率的同时节省了布线空间,同时也降低了芯片功耗。使用高速串行总线传输的ADC不仅在体积、功耗和数据传输速率都比并行总线传输的ADC更具优势。在高速数据采集传输系统中,串行总线传输的ADC已成为今后的发展趋势。本文在研究了高速串行传输技术后,设计了基于JESD204B协议的串行总线技术的ADC,并设计了基于此协议的高速ADC采样电路,该模数转换芯片支持JESD204B Subclass1工作模式,通过FMC接口与高性能FPGA的GTH接口相连接收ADC采样后的数据,最终通过PCIE金手指与PC端进行传输。论文主要工作如下:1.分析研究了JESD204B协议在高速ADC的应用,包括JESD204B子类的介绍、确定性延迟(Deterministic Latency)、分层规范和JESD204B IP核的设计。2.设计高速ADC采样电路,该电路为采集传输系统的关键所在,分别从模拟前端、时钟和电源等加以设计。3.设计了基于JESD204B要求的超低抖动带有双PLL的时钟电路。4.研究JESD204B IP核中口各模块功能采用Xilinx公司的现场可编程逻辑门阵列(FPGA)芯片XC7VX690T,实现其接口协议。5.系统采用了高速ADC FMC采集平台+FPGA数据接收母版的架构,该架构便于高速ADC FMC采集卡适用于基于FMC规范的各种数据接收母版,测试灵活方便。6.从系统的整体功耗设计低功耗、高效率、超低压降的线性电源。7.最后,分别分析了高速ADC的信噪比、有效位数、无杂散动态范围(SFDR)。测试结果表明,本论文所设计的基于JESD204B协议的高速ADC采集系统性能优良,性能稳定可靠。