众所周知,计算机和通讯机是实现社会现代化信息化的关键,但是其主要的核心基础都是微电子产品。目前,MOS集成电路是微电子产业的核心,自20世纪60年代以来,集成电路的发展遵循着1965年Intel公司的创始人之一Gordon E. Moore预言的集成电路产业的发展规律：集成电路的集成度将每3年增长4倍,特征尺寸每3年缩小(?)倍。近几十年来,为了进一步提高电子集成系统的性能,降低成本,必定需要不断缩小器件的特征尺寸不断提高制作工艺的加工精度,不断增大硅片的面积,与此同时,集成电路的性价比也在迅速提高。在现代电子学中使用的MOS器件是基于互补金属氧化物半导体(Complementary Metal Oxide-Semiconductor, CMOS)工艺的,这种技术之所以能成为微电子技术的主流,是因为它同时具有低功耗和高集成度的特点。据预测,至少在21世纪前半叶,微电子产业仍会以尺寸不断缩小的硅基CMOS工艺技术为主流。集成电路的集成度进一步提高之后,器件的特征尺寸不断地缩小着,而器件尺寸的缩小所带来的短沟道效应以及其它物理问题一直是研究人员的关注的重点之一。研究的目的就在于降低特征尺寸减小所带来的不利影响,方法上可以从器件制作的材料入手,引入新型材料,特别是栅材料的改良。另一种方法是通过改变器件的结构,设计出新型结构的器件,重新评估器件的性能,反复实验测试。新结构器件的建模和模拟主要体现在器件自身电学参数的分析与建模,本论文就是基于这个目的,主要研究了设计的新器件其阈值电压特性以及电流特性。传统MOSFET中的电子一般以一个较低的初速度进入沟道,在向漏端运动的过程中慢慢加速,在漏端达到电子最大漂移速度,因此电子在漏端运动很快,而在源端速度较低,器件速度主要受限于源端较低的电子运动速度,它的场强分布不均匀。载流子在沟道区只有在近漏端才会受到很大的加速作用,这样加速区域小,易在漏端形成热载流子注入,同时在低漏压情况下器件也会产生DIBL效应和短沟道效应。本文设计的叠栅MOSFET沟道中的电场分布与普通MOS有所不同,在沟道中间处由于两个栅突变界面的影响,沟道电场分布不均匀,其界面处电场有一个峰值,源端电子在这个峰值电场的加速下,呈现了较大的平均速度,同时电场分布更加均匀。这样,沟道中电子的平均速度增大,提高了迁移率,使得其截止频率和驱动能力增加,加大了跨导gm。而且漏端的尖峰电场下降,降低了短沟道效应,减小了热载流子注入,提高了击穿电压。通过大量的模拟发现随着沟道变小,叠栅MOSFET的阈值电压变化趋势明显缓于单栅MOSFET(材料、掺杂等参数统一情况下)。本文根据叠栅MOSFET对短沟道抑制这一现象,基于变分理论,首先对单栅MOSFET的阈值电压进行了建模分析,给出了与沟道长度L相关的阈值电压解析表达式,其次,同样以变分的方式得到了叠栅MOSFET的模型。这样从理论角度论证了叠栅MOSFET与单栅MOSFET相比的优越性。同时通过仿真模拟,这种优越性同样是建立在电流特性,沟道电场保持良好的基础之上的。叠栅MOSFET区别于单栅器件最明显之处是栅结构,这种栅结构的设计必然导致栅电容改变,关于栅电容的分析本文同样也作了分析并应用于其它特性之中。叠栅MOSFET同样也是一种压控器件,作为对电流特性的基本分析,本文仍然采用缓变沟道近似。以n沟叠栅MOSFET为例,给出了它的电流方程,之后分析了其线性区、饱和区、亚阈值区。考虑栅压电场的影响,对叠栅MOSFET的山氧化层电容做出了等效,并在假定其值为常数时,最后得到叠栅MOSFET较为完整的电流模型。