在集成电路制造领域,晶体管是电路中应用最主要的器件之一,而它的自对准源漏栅工艺是晶体管制造的关键。在小尺寸深亚微米技术中,轻掺杂源漏结构（LDD）是MOS管的重要组成部分,其相关的侧墙工艺是影响晶体管功能是否有效的关键。对于集成电路这种高度精密的细微加工的大生产,它的特点是工序长,最多可达到上千道工序,所以成品率取决于每一道工艺的好坏。如何提高产品良率将对经济效益具有巨大的影响,所以我们针对LDD这一段的关键工艺侧墙TEOS进行了研究。本论文“侧墙TEOS-SiO₂薄层的去除及重新淀积”主要是针对8英寸0.18um逻辑产品的多晶硅侧墙工艺来讲的,通过改进多晶硅侧墙的工艺来提高产品的良率。在0.18um逻辑产品的技术里,侧墙通常有三层不同的结构即SiO₂-SiN-SiO₂组成,其中第三层侧墙TEOS的厚度最大也最容易遭受尘埃微粒。当第三层侧墙TEOS遭受到一定数量或体积的尘埃微粒沾污,且受影响的芯片单元达到一定百分比时,整片晶圆就得报废,这对公司来说是一个不小的损失。所以我们的实验主要是针对侧墙三TEOS来进行的。具体实验过程中,我们选用在淀积完侧墙三TEOS后有大量尘埃微粒的晶圆,先用氢氟酸去除侧墙三TEOS,然后进行侧墙三TEOS的重新淀积。当晶圆完成所有工艺流程后,在WAT①进行产品良率的测试。一切检测数据都符合要求,则说明去除侧墙三TEOS并重新淀积侧墙三TEOS对产品没有造成低的量率,也就是说“第三层侧墙TEOS-SiO₂薄层的去除及重新淀积”的实验是成功的。“侧墙TEOS-SiO₂薄层的去除及重新淀积”的实验取得成功后,可应用到因侧墙三TEOS遭到尘埃微粒而造成报废的晶圆,挽救因这一道工艺而造成的经济损失;同时也可应用到那些在侧墙三TEOS的淀积过程中遭到少量尘埃微粒但又未达到报废标准的晶圆,以改进侧墙三TEOS的工艺,改善器件的性能,并降低潜在的风险,从而提高晶圆产品的良率。