论文部分内容阅读
随着工艺技术的发展,一个芯片上可以集成的知识产权核的数目变得越来越多,基于传统的共享总线的片上系统在知识产权核的数目变多之后核间的通信效率变得低下。在芯片集成度不断增加的趋势下,片上系统的集成也面临着一些显著的挑战。由于基于包交换的片上互联网络具有可靠性好、伸缩性好以及核间通信效率高等优点成为替代全局互连线的解决方案。但是,片上网络也存在安全挑战如拒绝服务,对关键信息的提取与篡改。片上网络的潜在的安全威胁以及相应的解决措施并没有得到应有地关注。本论文主要集中研究基于片上网络架构的安全存储系统,目的是解决片上网络领域的安全威胁并保证敏感数据保密性与完整性。该解决方案的最大优点是能够以较小的硬件开销保证安全。为了保证敏感数据的保密性与完整性,本文在精简指令集处理器(RISC)中集成了能够支持高级加密标准(AES)以及SHA-3候选算法Grostl的协处理器来加速算法的运算。通过支持数据包交换与电路交换相结合的交换技术来预防拒绝服务攻击里的带宽攻击。网络接口是处理单元,存储器与片上网络交换数据包的关键模块,为了解决基于片上网络系统处理单元访问内存或内存映射外围器件的安全性问题,本文在网络接口中集成了数据保护控制器执行访问权限控制规则用来确定发起数据传输请求的处理单元是否具有访问特定地址的共享数据的权限。对于安全级别要求较高的应用,采用RSA算法进行身份认证,保证具有管理权限的处理单元才能够完成对访问权限的配置。为了验证本论文提出的解决方案,支持AES与Grostl运算的协处理器已经集成到了嵌入式系统SoC中,并使用SMIC0.13um CMOS工艺进行流片。为了验证集成了协处理器的NoC平台以及关键模块的功能,采用FPGA进行验证,并采用了synopsys公司的Design Compiler进行逻辑综合。综合结果表明,具有32KB高速数据缓存,16KB私有指令存储器,在精简指令指中集成了协处理器的网络节点的面积为525.2K等效与非门,协处理器的硬件开销占节点面积的3.9%,安全网络接口的硬件开销占1.1%,所需的硬件开销较小。对AES-128,Grostl-256算法的性能分别能够达到365Mbps,205.3Mbps,所设计的协处理器和安全网络接口达到了预期的指标,能够应用到基于片上网络架构的系统中。