论文部分内容阅读
随着计算机技术、图像处理技术以及微电子技术的飞速发展,数字图像处理技术已应用到图像识别、计算机视觉、深度学习等诸多领域,同时对数字图像处理的速度与精确度方面的要求也越来越高。目前,采用通用计算机对数字图像进行处理虽然技术较为成熟,但存在着系统成本高、体积大、功耗高、速度低等缺点;相比于通用计算机,专用集成电路ASIC具有明显优势,但是ASIC作为固定的集成电路,功能单一并且开发周期长、设计成本高;数字信号处理器DSP因具有自身的硬件结构在数字图像处理中占据一定优势,但是DSP图像处理系统成本高、外围电路复杂,使得开发难度较高、设计灵活性差。现场可编程门阵列FPGA因集成度高、开发成本低、固有的并行处理能力强、稳定性好等优势,在数字图像处理领域得到了广泛应用。针对数字图像处理中运行耗时的运算,可使用FPGA逻辑资源设计硬件加速核,将FPGA的并行处理能力与Nios II的灵活开发能力相结合,是实现基于Nios II与硬件加速核的SoPC数字图像系统的关键。鉴于上述问题,本文对基于Nios II与硬件加速核的SoPC图像处理系统架构进行深入研究,主要的内容包括:(1)提出了基于Nios II处理器与硬件加速核的SoPC数字图像处理系统架构,并深入研究了硬件逻辑加速核与Nios II之间进行逻辑控制与数据通信的问题,设计了基于I/O接口寄存器映射与基于Avalon接口逻辑封装两种通信方案;(2)在所提的SoPC数字图像处理系统架构下,针对图像处理中应用最为广泛的卷积运算,利用FPGA的硬件乘累加器与并行加法器,设计了3x3与5x5模板的卷积硬件加速核;(3)设计了基于3x3卷积加速核的Sobel边缘检测加速核,以及基于3x3与5x5卷积加速核的图像平滑加速核,并搭建了基于Nios II的SoPC图像处理系统平台,对数字图像的边缘检测与图像平滑效果进行测试。本文采用Modelsim SE对3x3与5x5的卷积加速核进行功能仿真,结果表明所设计的卷积加速核能有效实现卷积运算的功能;对Sobel边缘检测加速核进行功能仿真,并在FPGA数字图像开发平台上搭建本文所设计的SoPC数字图像处理系统,通过选取不同的门限值对Sobel边缘加速核进行测试,仿真及测试表明Sobel边缘检测加速核能有效的对图像的边缘信息进行提取,并在门限值为20的情况下,获得了较好的边缘检测效果;分别对3x3与5x5图像平滑加速核进行仿真测试,所设计的加速核能有效完成对图像平滑运算,并且随着平滑卷积核的增大,图像平滑效果越明显,图像模糊程度越高。