论文部分内容阅读
随着信息技术的发展,模拟信号的频率带宽越来越高,而在现代电子信息领域中,如雷达、声呐、核探测器等仪器输出的高频信号,其频率一般高达百MHz乃至GHz,对于这些高频信号的采集需要更高的采样率和更高的精确度。本文设计了一种多通道Gsps级高速数据采集卡的实现方案。数据采集卡采用10位5Gsps的TIADC进行多通道采样,使用扩展性极强的FMC接口设计成子母板结构,采用FPGA作为逻辑控制核心,利用DDR3存储器及千兆以太网实现了数据的存储上传功能。数据采集子板设计了两套方案:一种采用单片ADC实现四通道可选输入,四通道采样率达到1.25Gsps,单通道采样率达到5Gsps;一种采用两片ADC实现双通道可选输入,主要实现双通道5Gsps的采样功能,并尝试将两片ADC进行交错采样来验证单通道1OGsps的设计方案。本文围绕高速TIADC芯片重点设计了两套数据采集子板的模拟信号调理、ADC高速采样、低抖动(<150fs)高速采样时钟、高速同步电路等硬件模块,围绕FPGA设计了数据处理母板的DDR3存储、千兆以太网传输接口等硬件模块。针对ADC高速采样利用内嵌有IODELAY可调延迟单元的串并转换器ISERDES,设计了基于源同步的高速数据接收FPGA逻辑。对于单ADC数据采集卡只有母板上的一片FPGA,其内部逻辑还包括时钟芯片和ADC芯片的SPI配置、数据整合与触发控制、DDR3接口控制和千兆以太网接口控制等模块。对于双ADC数据采集卡,子板和母板上各有一片FPGA,因此部分逻辑模块迁移到子板FPGA,还加入了BRAM来进行100Gbps的高速数据缓存,并实现了两片FPGA之间的数据传输。论文最后对数据采集卡进行了性能测试,编写了上位机软件和MATLAB处理程序作为测试平台,在校正ADC通道失配误差后测试了其性能参数。测试结果表明两套ADC采集子板的静态性能和动态性能都表现良好:单ADC采集子板在单通道5Gsps模式下,有效位ENOB的典型值达到8.56(100MHz);双ADC采集子板在双通道5Gsps模式下,有效位ENOB的典型值达到8.01(100MHz)。本文主要完成的工作和创新点有:(1)设计了两套多通道Gsps级高速数据采集卡的硬件方案。围绕10位5Gsps高速TIADC芯片,重点研究了模拟信号调理、ADC高速采样、低抖动(<150fs)高速采样时钟、高速同步电路等模块。(2)完成了ADC高速数据的接收缓存、存储上传的FPGA逻辑设计。在完成时钟芯片和ADC芯片的SPI配置的基础上,利用内嵌有IODELAY可调延迟单元的串并转换器ISERDES设计了基于源同步的高速数据接收模块,并利用片内BRAM实现了100Gbps超高数据速率的实时缓存。(3)设计了上位机测试平台并完成了ADC性能测试。编写了上位机软件和MATLAB处理程序作为测试平台进行测试,结果表明两套数据采集子板的静态性能和动态性能都表现良好,有效位ENOB的典型值分别达到8.56和8.01。