论文部分内容阅读
高速摄影系统在航空航天科技、弹道轨迹研究以及超高质量电影拍摄设备领域获得了广泛的应用。高速海量数据存储器,作为高速摄影系统的数据存储部分,一般拥有速度高,容量大、体积小、重量轻、耗电省、掉电数据不丢失等特点。高速海量数据存储器的性能的优劣直接影响到图像采集前端的采集到目标数据能否正确及时的到达后面数据分析人员的手里,也决定了科研的成败。因此,高速海量数据存储器的研发也越来越被各大相机生产厂商以及科研机构重视。本文首先研究了国内外现状和国内外主流技术,分析了国内外研发的差异和侧重点,在综合了现有的几种存储介质的各项性能指标后,采用了一种基于NAND Flash Memory存储芯片阵列和FPGA控制芯片的存储器设计方法。在单片存储芯片速度较低的情况下提出了基于并行总线流水操作的方法,该方法极大的提高了存储器整体存储速度和容量,并设计了实验板对相关理论予以验证。本文主要工作是设计实验板对实现高速海量存储提出的相关技术予以验证。整个设计硬件部分主要是完成了以下几个模块的设计:Camera Link完整配置下的接口电路设计、USB接口控制芯片电路设计,NAND Flash阵列数据存储器的电路设计以及主控芯片FPGA电路设计。在逻辑代码部分,使用Verilog硬件描述语言在FPGA上主要完成了Camera Link口的高速数据输入、NAND Flash上的数据的存储和读取、NAND Flash内部坏块的处理以及USB接口的数据输出。本次设计的创新点在于根据所选择的NAND Flash芯片的本身特性上,将并行流水操作用于对该存储介质的操作,极大的提高了数据存储速度。采用了针对所选NAND Flash的坏块处理方法也降低了对主控芯片的压力,优于其他坏块处理方法。采用了基于NAND Flash的ECC数据校验方式,提高了数据的安全性。实验板的实验结果以及逻辑设计仿真表明,本文中提到的各项技术能够实现高速海量数据的存储任务。