全数字锁相环在通信、测量、调制解调、时钟同步及自动控制等领域应用极为广泛,已经成为各种电子设备中不可缺少的基本部件。与模拟锁相环相比,全数字锁相环有着更加明显的优势,它避免了使用模拟器件而出现的饱和现象,消除了有源滤波器和鉴相器的直流漂移现象对系统性能的影响,具有更高的可靠性。全数字锁相环各模块均采用数字结构,便于集成,可以作为功能模块嵌入到片上系统中。随着大规模、超高速数字集成电路技术的飞速发展,全数字锁相环已经成为国内外学者的研究热点。全数字锁相环的结构模式不尽相同,但衡量其性能优劣的主要指标都包括锁相速度、锁相范围及稳定性。在传统的锁相系统中,锁相速度和稳定性之间存在着一定的矛盾。本文分析研究了产生该矛盾的原因及解决办法,针对传统的全数字锁相环电路参数不可调、锁相速度慢及锁相范围窄的缺点,提出了一种宽频域自动变模控制的全数字锁相环。该系统主要由双D触发器型数字鉴相器、可变模可逆计数器构成的环路滤波器、增减脉冲控制电路形式的数控振荡器、可控分频器、相位测控模块和频率测控模块构成。相位自动监测模块实时监测系统输入信号和输出信号的相位误差,对其进行比较,并通过改变环路滤波器的相关参数实现对锁相速度的调整,使系统既提高了锁相速度,又保证了稳定性。频率自动监测模块实时监测输入信号的频率,并控制分频模块,实现了对不同频率信号的快速锁定,拓展了系统的锁相范围。本文采用电子设计自动化技术完成了环路系统设计,并对所设计的电路进行了计算机仿真与分析,最后,采用FPGA予以硬件电路的实现。系统仿真与硬件实验证明,该系统能够实现对数字滤波器和数控振荡器参数的动态调节,锁相范围约为10Hz-50MHz,最快可在两个输入信号周期内实现信号的完全锁定,有效地提高了锁相环路的性能。该锁相环具有锁相速度快、锁相范围宽、电路结构简单、参数设计灵活和易于集成等优点,可适用于许多不同用途的领域。