论文部分内容阅读
高速度、高精度、低功耗模数转换器的设计一直是模数混合信号设计中的热点和难点，本文对流水线模数转换器的原理和电路结构进行了深入的研究，设计并完成了基于每级1.5-bit结构的，10-bit精度，50-MHz采样率的低功耗流水线模数转换器的芯片实现。
该模数转换器采用改进的每级1.5位结构，有效缓解了传统结构因为最后一级的量化电平失调造成的性能下降问题。电路子模块的设计具有如下的特点：高增益、高带宽的运算放大器与改进的栅压自举(Bootstrap)采样开关的结合大大提高了采样保持电路的精度和线性度；两级共享的核心OTA在降低功耗和节省版图面积方面做出了巨大贡献；回踢噪声(Kickback Noise)很小的动态比较器傻模数转换器在高速采样时钟下能保持各级输出的模拟信号的稳定。
本文的主要工作是：
(1)建立了1.5 bit/stage流水线结构模数转换器的模型，对整个体系结构进行了行为级描述和仿真，评估了各个误差来源对整个系统性能的影响，流水线模数转换器的误差分析，包括运放的各种非理想因素和各级电容的匹配等主要误差源，初步确定电路各级的性能参数。
(2)电路设计中采用了前沿技术解决精度、速度、功耗方面的问题：
①采用改进型栅压自举(Bootstrap)采样开关来提高采样/保持电路的精度与线性度；
②采用增益提升技术的高速、高增益两级CASCODE运放保证采样/保持和余量增益电路的性能；
③采用箝位放大器提高采样/保持电路的线性度，减小输出的非理想谐波失真；
④采用两级共享OTA体系结构简化余量增益电路的线路；
⑤设计了一个新型的、工艺兼容性好的低温度系数、低功耗的参考电压源，提供比较器的阈值电压、各模块的偏置电压、运放的共模电压等；
⑥最后对电路关键参数的取值做了定量分析，对功耗的节省和精度-速度的提升给出了指导性建议。
(3)完成了电路的版图工作以及参数提取后仿真，给出了结果分析。