自二十世纪80年代以来,现场可编程门阵列(Field Programmable Gate Array,FPGA)器件的发展不断进步。FPGA是一种现场可编程的专用集成电路,由于这个特点,FPGA系列的器件受到越来越多电路设计人员以及生产厂商的喜爱。其主要发展方向就是集成度越来越高,性能也越来越强,内部结构也变得越来越复杂,这些都给FPGA的测试急剧的增加难度。但是随着测试难度的提高,FPGA设计人员和生产厂商对于FPGA的稳定性和可靠性也越来越重视。简而言之,FPGA测试的有效可实行性直接关系到FPGA产品的生产设计周期以及研发成本。目前已知的大部分测试方法仅适用于Xilinx XCV系列芯片,且对于金属互连线的测试多是通过人工手动连线配置,需要极大地消耗时间成本,无法有效地测试Virtex-4系列FPGA。目前已知的测试方法不能满足FPGA内部金属互连线互连结构测试的需求,而达到测试需求的先决条件是在能够保证测试用例覆盖率尽可能高的前提下使用尽可能少的测试用例数目。针对这种情况,本文展开基于Xilinx公司Virtex-4系列FPGA器件内部金属互连线互连结构的自动化测试方法研究,实现在尽可能少的配置次数的前提下对于Virtex-4系列FPGA器件金属互连线资源的高覆盖率,以达到减少测试成本的目的。主要研究工作如下:(1)Virtex系列FPGA内部互连结构建模。以Virtex-4系列FPGA芯片为研究对象,对FPGA内部基本单元进行建模,通过归纳整理将FPGA内部金属互连线进行分类并建立各类金属互连线模型。通过利用图论的相关思想,依照图论的相关知识将FPGA内部金属互连线互连结构进行抽象表达,研究建立金属互连线资源模型图,使该资源模型图可以很好地适用于Virtex-4及之后系列的FPGA。(2)提出一种Virtex-4系列芯片的X1线资源的测试方法。通过研究Virtex-4系列芯片可编程逻辑模块(Configurable Logic Block,CLB)内部SLICE结构,基于确定性故障检测的思想,提出通过固定连线规则进行配置图形的生成,在较小的测试配置次数下,得到高覆盖率的X1线资源的配置测试图形。该测试方法在检测X1线资源的同时可以对CLB功能进行检测。(3)提出一种金属互连线倍线资源的配置测试方法。基于提出的金属互连线模型,通过结合图论中的深度优先遍历搜索算法和启发式搜索算法的概念,在较少的测试配置次数下,生成高覆盖率的金属互连线倍线资源的配置测试图形。该方法可以实现自动搜索路径和对内部互连结构测试配置的自动化生成,得到尽可能小的配置次数,可以较好的缩短测试时间成本。(4)针对金属互连线故障模型研究相对应的测试向量,实现对金属互连线故障模型有效检测,并通过在测试平台使用测试向量验证配置图形的有效性。