ReedSolomon(简称RS码)是一种具有很强的纠正突发和随机错误的信道编码方式，在深空通信、移动通信、DVD纠错以及数字视频广播(DVB)等系统中具有广泛的应用。本论文主要介绍一种应用于DVB系统的RS(255，239)信道编、解码电路的设计，其中重点是在译码电路的ASIC设计上。 RS译码器的设计，采用了新改进的欧几里德(简称欧式)算法，利用并行方式来解关键方程，可以同时求出错误位置多项式和错误值多项式而不用执行多项式除法运算和域元素求逆运算。该算法的控制单元较简单，而且具有规则的模块化结构。本文还采用3级流水线(pipe-line)的处理结构，并利用有限域对偶基乘法器的特性对译码电路进行优化。此外，使用比较规整的电路结构，对关键方程求解模块实现了模块复用。这些技术的采用大大的提高了译码器的效率，节省了译码器电路面积。 FPGA仿真结果表明，本文所设计的RS译码器，解码速度可达到70MHz。使用上华0.6umCMOS工艺库的综合及布局布线结果表明电路规模为3.8万门(不包含ROM及FIFO)，芯片面积为24.5mm2