OTP存储器的功能介于Mask ROM和EPROM之间,既给用户提供一定自由配置的空间又无需复杂的擦除机制,所以其电路结构简单且可靠性高,被广泛应用于密钥保存、嵌入式存储及空间军事应用。论文旨在设计实现一款功能正确性能良好的OTP存储器。论文参考了国内外OTP存储单元的设计方案,分析了存储单元的工作原理,对其结构进行了设计。由于编程后的特性难以在仿真上体现,存储单元在实际工艺线上进行了流片并完成了测试。以存储单元的实测结果为基础,讨论了存储器外围电路的构建方案。其中多维译码方式配合了存储阵列的排布并且缩短了延迟时间；编程电路采用高压复制型的电荷泵,在芯片内部有选择地产生编程高压,减小了高压信号对内部电路和存储阵列的影响；读取电路以位线充放电过程为基础,具有较短读取时间和较大的读取阈值；片选和输出使能模块为更高一级系统对存储器的调用提供了基础,能降低整体系统功耗,也和译码信号一起为编程和读取过程起到了控制作用。外围电路的逻辑功能使用Spectre仿真得到了验证。电路构建完成之后进行了存储器整体版图的设计并在0.18μm工艺上进行了流片。版图设计中考虑了各类可制造性设计问题以提高芯片制造良率,并在关键信号处设置了测试点以供芯片测试过程中错误的排查。使用Calibre验证了版图设计规则和连接关系,并解决了特殊器件的网表提取等细节问题。在此基础上提取了寄生参数并使用Finesim工具进行后仿真。流片后对芯片进行了实际测试。后仿真和实测结果都表明读写功能正确,电荷泵可以产生所需高压完成编程过程,读取模块可以针对阻值较高的存储单元进行,且具有较短的读取时间。论文在常规商用工艺基础上成功设计实现了一款64Kbit OTP存储器芯片,功能正确、性能良好,满足预期要求。