集成电路制造工艺的快速发展极大地提升了数字电路的集成度和运算能力，同时也对数据转换器的性能提出了更高的要求。Sigma-Delta-ADC利用过采样和噪声整形技术降低带内量化噪声，可以在工艺匹配较低的情形下实现高精度数据转换，目前已在低速高精度领域占据主导地位，例如数字音频领域。该类型ADC原理复杂，工作随机性强，这导致ADC对其内部模块电路的性能要求不直观，造成电路设计的盲目性。对ADC进行行为建模以及非理想因素分析，可以得到内部模块的设计规格，完成自顶向下的设计流程，避免造成芯片面积和功耗的浪费，实现Sigma-Delta-ADC的快速高效设计。　　 Sigma-Delta-ADC以电路的高速工作换取转换器的高精度，它和工艺的发展方向一致，因此工艺的进步必将使该类型ADC向高速高精度领域发展。采用多位量化器降低量化噪声，可以增强高阶调制器的稳定性，降低调制器的过采样率；但是多位反馈DAC的非线性制约了调制器的性能，而现有的DEM和双量化等非线性抑制技术存在电路实现复杂，工作不稳定，非线性抑制不显著等缺点，这限制了高速Sigma-Delta-ADC的发展。反馈DAC的非线性是多位调制器设计的关键问题，该问题的解决将使Sigma-Delta-ADC在高速高精度领域实现广泛的应用。　　 本文分别从系统级理论分析，行为级建模仿真以及电路级设计测试三个不同层次研究了多位Sigma-Delta调制器以及MASH21 Sigma-Delta调制器实现存在的关键问题，论文的主要工作以及创新点如下：　　 1）本文提出了一种对DAC非线性具有数字整形功能的新型多位Sigma-Delta调制器。该结构保留了传统单环调制器在单量化和稳定性方面的优点，通过变换使DAC的非线性和量化噪声在等效位置进入调制器，因此非线性和量化噪声具有相同的整形效果；噪声整形功能完全通过数字环路滤波器实现，不增加模拟电路的设计规模。本文提出的新结构充分利用了Sigma-Delta-ADC自身特有的噪声整形功能对反馈DAC的非线性进行抑制，且具有普适性，按照本文介绍的方法可以将任何类型的传统调制器转换成具有数字非线性噪声整形功能的新调制器，是多位调制器实现的一种新的选择。作为实例，本文设计了一个四阶五位的Sigma-Delta调制器，带宽为1MHz，采用20倍的OSR。芯片基于TSMC18MMRF工艺实现，AMS混合信号仿真表明当DAC的器件失配达到1％时，该调制器在不需任何额外校正的情况下，SNDR可以达到104dB。　　 2）本文提出一种新型的Sigma-Delta调制器行为模型。该模型中的积分器以运放差分对的过驱动电压和尾电流为变量，包含积分和采样两种模式。该模型可以对积分器静态误差和动态误差的产生原因及影响进行分析，找到精度和面积功耗最优的设计区域。本文设计了应用于UHF-RFID读写器基带的二阶Sigma-Delta调制器，带宽为250kHz，芯片基于TSMC18MMRF工艺实现。芯片测试表明该调制器的SNDR为72dB，满足应用的要求。行为模型仿真的结果和芯片测试的结果具有较好的一致性，以此验证了模型的准确性。　　 3）本文从系数失配和积分器非理想的角度对MASH21调制器E1泄漏的原因进行了分析和验证。分析表明β的失配将导致E1的二阶泄漏；前两级积分器的极点偏移将导致E1的一阶泄漏。本文设计了应用于数字音频的MASH21Sigma-Delta调制器，带宽为25kHz，芯片基于TSMC18MMRF工艺实现。芯片测试表明该调制器的SNDR为91dB，达到设计要求。芯片测试表明按照本文建模得到的规格进行电路设计可以有效地避免E1泄漏。