随着信息技术的发展,人们需要解决的问题越来越复杂,传统的串行程序设计方法已经无法满足许多应用领域的需要,于是并行计算机和并行程序设计应运而生。目前,在并行计算机系统中存在的一个普遍现象是,计算机的理论峰值速度可以非常之高,但是在实际应用中的有效速度却往往相去甚远。在一般情况下,通信延迟、译码延迟和Cache延迟是影响并行计算机速度的主要因素,但在大部分的实际应用中,并行计算机界已得到公认的结论是：其中的Cache延迟通常要占到整个延迟的70%左右。课题重点围绕cache利用率问题针对并行程序设计方法进行了深入研究。文章介绍了数据分解和循环体依赖等概念,提出了一个cache利用率和并行计算机有效速度的近似关系模型。通过该模型和实例,介绍了在并行程序设计中如何降低和拆解计算目标中数据依赖的方法的全过程,从而达到尽可能多的发掘指令级并行性,并达到提高cache利用率即提高并行系统有效速度的目的。实验证明,所提方法在不同体系结构的并行平台上的利用率均可达到45%左右,打破了传统并行机利用率只有25%左右的普遍现象。本课题的研究成果,为探索如何结合并行系统的硬件特点去改善并行程序设计方法以使用户应用行为中的实际性能如何尽可能的接近并行系统的峰值性能提供了一个可行的途径。