随着VLSI技术的发展,针对各个方面应用的处理器相继提出,特别是DSP,MMP等专用处理器。这些处理器对性能的要求使得除法和基本函数功能部件作为其中独立的运算部件成为可能。同时,除法和基本函数功能部件的性能也是影响这些处理器整体性能的一个重要方面。各种应用的处理器对计算速度,芯片面积以及功耗大小有不同的要求,这对除法和基本函数功能部件的设计提出了相应的要求。实现除法和基本函数功能部件的常用算法有两类,其中一类是数字循环方法,另一类是函数叠代方法。数字循环方法是使用基于减法的循环算法每次产生一个商数字;函数叠代方法是使用基于乘法方法的循环算法逼近精确结果。对于数字循环算法来说,实现该算法需要的时间延迟可以决定整个处理器的频率;实现该算法的计算周期可以影响整个处理器的性能。所以,在算法需要的计算周期不变的情况下,减小时间延迟;或者在时间延迟增加很小的情况下(增大后的时间延迟在处理器整体设计对时间延迟约束的范围内),减小算法需要的计算周期,对整个处理器的性能影响比较大。针对以前SRT算法的实现方法和结构,本文提出两种改进结构:一种结构可以减少SRT关键路径上的时间延迟;另一种结构在增加很少时间延迟的情况下,能够减少SRT-4算法(该算法是处理器中使用比较多的SRT算法)的循环次数。对于函数叠代算法(包括Newtow-Raphson和Goldschmid算法)来说,决定该算法性能的主要方面之一就是初始值的位数。如果初始值的位数越长,需要的循环次数就越少,实现该算法需要的计算周期也越少;如果初始值的位数越短,需要的循环次数就越多,实现该算法需要的计算周期也越多。得到初始值的方法很多,主要包括两种,一种是适合于得到较短位数初始值的基于多表相加逼近方法,另外一种是适合于得到较长位数初始值的多项式逼近方法。本文给出这两种不同类型的改进方法。对于基于多表相加逼近方法来说,本文给出的优化方法可以减小查找表需要的位数;对于多项式逼近方法来说,本文给出的新型方法可以减小需要的面积和时间延迟。对于这些方法,本文给出了详细的数学分析和严格的实验证明。最后,本文对采用不同参数设计的处理器中常用的浮点除法部件,其中包括基为4,8,16的SRT算法和初始值位数长度分别为13,16,24位的Newton-Raphson算法,在速度,面积和功耗上进行了详细的比较,并给出了相应的结论。