非易失性FPGA是新兴的以非易失性存储作为其基本存储单元的FPGA。与传统基于SRAM的FPGA不同，它的最大特点是系统掉电配置信息不消失，同时，带给使用者更多丰富的非易失特性的相关功能。本课题以此出发，开发一款系统门为五万门规模的非易失性FPGA芯片。本课题通过借鉴华微公司已有硅验证、基于SRAM架构的FPGA，重新设计芯片架构，进一步优化设计基本模块，在芯片中集成嵌入式FLASH IP，通过研究FPGA配置规律，设计与所嵌入的FLASH匹配的读、写、擦时序控制电路等相关模块，以实现单芯片非易失性FPGA的设计。通过阅读大量相关资料与专利，并借助以往项目经验为基础，对本课题做了深入的研究，并完成了相关研究和设计：多种非易失性FPGA架构分析；非易失编程技术研究；系统门为五万门的非易失性FPGA的架构设计；主要组成模块的设计与优化；全芯片的仿真验证。本人在课题项目中，主要负责项目管理，并参与架构的规划设计、芯片内部控制器的设计，以及顶层主要仿真验证。本课题芯片采用0.18μm内嵌FLASH IP的CMOS工艺制程，截止论文撰写阶段，本课题所设计芯片已流片，测试结果基本达到了预期的设计，性能参数有待进一步提高。通过本课题的研究与后期成果测试，成功的证明了所设计的非易失性FPGA的架构思想，验证了在此架构下小规模非易失性FPGA的可行性，进而推广将中小规模基于SRAM的FPGA移植成单片非易失性FPGA提供了有效的设计方法，具有较大的商业价值。