采样保持电路作为许多模拟集成电路和混合信号集成电路中的关键单元电路之一,广泛应用于模数转换器、CMOS开关电容滤波器、积分器等电路中。在模数转换器ADC中,采样保持电路作为整个信号处理链中的第一个模块,其性能直接决定了整个模数转换器的性能。因此,设计一个高速、高精度的采样保持电路就显得尤为重要。本文主要工作是设计基于SMIC 0.18μm CMOS工艺的9位1Gsps超高速采样保持电路,其采样误差为1.4783mV;以及14位100Msps超高精度采样保持电路,其采样误差为46.8846μV,输入信号频率为47.94MHz正弦波时的SFDR(无杂散动态范围Spurious Free Dynamic Range)为91dB。超高速开环结构采用了虚拟开关,源跟随缓冲器以及差动电路,很好的抑制了时钟馈通效应的影响,差动电路的优点是可以通过差动工作方式来减小电荷注入效应对采样精度的影响;超高精度闭环结构采用了噪声和精度比较有优势的电容翻转型采样保持电路,采用了一种新型的高精度采样开关(该开关采用比较器,反相器,CMOS开关,电容等实现,有较高的线性度),为了保证采样的精度,设计了一个增益自举的折叠共源共栅运放,保证了高增益及带宽的要求,该运放共模反馈电路采用开关电容反馈结构,它的优点是运算放大器的输出电压摆幅不会被共模电压反馈电路所限制,又因为其完全是由无源器件和开关组成的,所以这种电路没有直流功耗。比较器采用正负电阻负载差分结构。以上电路采用SMIC 0.18μm CMOS工艺,电源电压1.8V,并运用Cadence Spectre软件对电路进行了性能分析和仿真。结果表明,电路达到了设计要求,具备良好的性能指标。