论文部分内容阅读
带隙基准一般用于提供电流基准以及电压基准,是SOC(system on chip系统级芯片)中一个非常重要的模块。由于它的许多良好特性,例如较高的电源抑制比、较低的温漂系数、较低的噪声、较小的线性调整率等等,使得它在电源管理芯片、温度传感器、ADC (analog-to-digital converter模数转换器)、DAC(digital-to-analog converter数模转换器)、存储器等芯片中都得到了广泛的应用,成为目前的一个研究热点。目前,IC (integrated circuit集成电路)设计在随着集成电路技术的不断推进下,芯片的集成度越来越高,特征尺寸越来越小。同时,电源电压也越来越低,电源电压的降低会受到阈值电压的制约,这对基准电路的设计提出了更大的挑战,所以对于工作在低电源电压条件下的带隙基准电路的研究具有重要的实用价值以及意义。本文首先介绍了带隙基准的意义以及研究背景,对国内外的研究现状进行了阐述,同时提出了本篇文章的总体结构,接下来分析了带隙基准的理论基础,包括正、负温度系数产生模块,带隙基准实现的经典电路结构,以及带隙基准的性能指标,之后介绍了本文的核心部分,分别是两款低电压的带隙基准电路。本文重点研究设计的这两款低电压带隙基准电路,一个是基于电流模式的低电压带隙基准,另一个是基于DTMOST (dynamic-threshold MOS transistor 动态阈值MOS管)的低电压带隙基准。基于电流模式的低压带隙基准的核心结构使用两级运算放大器来进行电压钳位,采用的是电流求和模式,通过电流源偏置电路来提供稳定的偏置,并且增加了一个RC (resistance-capacitance电阻-电容)滤波器来提高电源抑制比,同时可以保证带隙基准有高精度的直流电压输出,降低噪声。该电路具有适合低压应用,有较高的PSRR (power supply rejection ratio电源抑制比)等优良特性,只要调节好电阻阻值,就能得到一个想要的电压值。基于DTMOST的低压带隙基准的工作原理是将一个负温度系数的电压输入到一个OVF (offset voltage follower补偿跟随器)级联模块中去,这个模块可以产生正温度系数电压,从而得到一个低温度系数的电压,并且在输出端连接了一个单位增益缓冲器(缓冲器的输入端和输出端是短接在一起的),从而提高了输出驱动能力,同时通过负反馈技术来提高电源抑制比。该带隙基准通过使用两层带隙基准结构构成级联带隙,从而提高带隙基准的精确度。使用DTMOST可以降低输入偏置电压,实现了低压条件下的高精确度带隙基准电路。该电路不仅可以实现低压应用,并且考虑了低功耗的问题。在传统的电阻式低压带隙基准中,如果想要实现低功耗,就要使用高阻值电阻,要想实现这些高阻值电阻的匹配,所需的电阻会很多,这就会导致面积的增大。OVF电路中采用匹配的MOS管来代替匹配的电阻,不仅可以提高精度,同时可以减小功耗,减小芯片面积。这就实现了小面积和低功耗之间的平衡。本文所设计的两款带隙基准均采用的是CMOS(complementary metal-oxide semiconductor互补金属氧化物半导体)工艺,并且是基于SMIC0.18um的模型,同时使用Cadence仿真软件对所设计的基准电路进行仿真,包括温度特性仿真,电源抑制比特性仿真,线性调整率仿真等等,同时调整了电路结构及参数,从而使电路能够达到最佳性能。带隙基准电路中的两个重要参数分别是温度系数和电源抑制比,用来衡量带隙基准的输出电压随温度变化的参数是温度系数,在该工艺下,仿真的温度范围为-40℃-125℃。电源抑制比是指小信号情况下带隙基准对电源电压噪声的抑制能力的参数,是一个交流量。测量该值时,是在把一个小的交流电压加在电源电压上,然后对带隙基准从频率为1Hz到100MHz进行仿真,从而得到电源抑制比特性。