集成电路是信息产业的基础，而以软硬件协同设计、IP核复用和超深亚微米为技术支撑的SoC(System-on-Chip，片上系统)已成为当今超大规模集成电路的发展方向，是集成电路的主流技术。复杂SoC设计最常用的方法是利用设计完成并经过验证的 IP(IntellectualProperty,知识产权)核进行可重用设计，以控制设计费用、缩短设计周期和提高产品质量。IP核技术代表了一个产业的发展趋势，是集成电路设计的关键性技术。　　 一个测量系统可以抽象为信号采集、信号调理和信号处理三个环节。在本文中，针对各个环节的不同特点和要求，选择了传感器非线性误差校正、滤波(小波去噪)和NURBS(Non-UniformRational B-Spline，非均匀有理B样条)曲线插补等三个内容展开。本文研究的重点直接面向工程应用，是复杂算法与有限硬件资源的结合。系统设计主体在单片集成电路上完成，并且为了满足实际的工程需要而做了相关算法的改进。主要创新性成果包括：　　 在NURBS曲线插补方面，提出了一种基于速度区间划分的实时前瞻插补算法。在该算法中，首先根据NURBS曲线的控制参数，一次性计算出系数矩阵，然后对整条曲线进行预插补，获得曲线各点符合最大弦高误差的速度，然后把计算得到的速度值与速度列表中对应速度区间比较，取其下限值，由此曲线上具有相近速度值的点集中在一个较大的区间内。在随后的加减速调整中，可以保证非调整范围内的预插补点不变，节省计算时间。在加减速调整过程中，提出一种变加加速度和加速度的算法策略，根据位移和插补周期的约束条件，计算出最佳的加加速度和加速度，同时采用插补弧长补偿方法，使得加减速调整结束后，最后一个插补点正好落在设定的预插补点上，消除了插补过程中的“尾巴”现象。　　 在小波去噪方面，根据实际需要，提出了一种采用小波变换的截止频率可在线修改的去噪方法，该方法有效结合了A/D、微处理器以及小波变换的特点，具有结构简单，易于调整的特点；在此基础上，提出一种基于GRNN(General Regression Neural Network，广义回归神经网络)的解码设计，该方法不仅考虑到解码波形数据的幅值变化规律，而且载波自身的变化也被计算在内。GRNN模式层的节点可以任意增加，每增加一个节点代表一个新的模式，这种特点非常符合随钻测量的特点。因为，在关泵或开泵的一段时间内，波形的变化随机性强，往往需要操作人员手动解码，解码的结果作为一个特殊的模式被添加到GRNN的模式层，可以大大增强解码系统的可靠性。　　 在传感器非线性误差校正方面，为了解决神经网络在线学习收敛速度慢的问题，提出一种分段继承的方法。首先把经过典型数据训练得到的神经网络作为初始化参数写入程序代码，在内部存储空间开辟一段FIFO(First in First out，先进先出)空间存放最新的数据。当需要在线学习时，从FIFO空间读入新的数据，替换部分旧的数据；训练结束后，得到的神经网络参数取代原来的参数并保存。这种方法可以从两个方面缩短神经网络的学习时间：一方面由于环境的变化对于测量系统来说是一个缓慢的过程，神经网络每个阶段的参数值代表了平稳随机信号二次性能曲面的极小值点，这个极小值点与上次的极小值点有一定的关联性，相对于重新随机初始化网络再训练，网络的收敛速度要快很多；另一方面从FIFO空间读取部分数据，而不是全部替换，也是考虑到数据之间的关联性。