论文部分内容阅读
随着半导体制造工艺的不断进步,单个硅晶片上集成的晶体管数目不断增长,多核处理器成为技术不断发展的产物。随着多核处理器核心数目的不断增加,继而带来了一些问题,其中的核间通信技术就是当今多核处理器系统研究的热点问题。传统的总线式核间通信方式面临着可扩展性差,通信效率低等局限,而借鉴传统计算机网络思想的片上网络(Network on Chip,NoC)的出现解决了这一系列问题。同时,芯片设计规模和复杂度不断增加,系统开发周期延长,传统的软硬件串行开发模式已不能适应市场的需求。所以在硬件设计开始之前进行系统级模型的建立就成了必要,建立的模型可以用于软件的提前开发以及硬件最优架构的探索。 本论文在以上这些背景下对2D-Mesh拓扑结构的片上网络进行事务级建模,主要进行了以下工作: (1)首先使用SystemC和TLM2.0的建模思想实现FIFO类和片上网络各个组件模型类的设计,包括网络接口模型、网络链路模型以及路由单元模型,模型的关键参数设计为可配置并添加了虚拟通道支持,FIFO类在组件模型中实例化使用; (2)实例化各个模块类,配置模块参数以及绑定情况,将模块进行组合构建出2D-Mesh拓扑结构的片上网络模型,为避免手写大量配置文件,设计了专门的GUI界面实现模型的配置; (3)采用开放虚拟平台OVP(1M)提供的高性能处理器模型,结合定制的片上网络模型,构建多核处理器虚拟平台,用于数据包的收发,来验证事务级片上网络模型的功能,并对模型的性能进行了分析。另外针对网络拥塞情况提出了一种优化的路由算法,可将性能提升高达一倍左右。说明了通过对片上网络的建模及仿真,可评估片上网络性能,优化设计参数,从而进一步指导硬件设计。