论文部分内容阅读
随着半导体工艺技术的发展,器件特征尺寸已缩减到深亚微米阶段,以增进集成电路的性能及运算速度,以及降低每颗芯片的制造成本。但因为器件尺寸的缩小,使深亚微米集成电路对静电放电的防护能力下降很多。但集成电路对静电放电防护能力的规格没有变化,而通过增加ESD器件尺寸和面积的方法来提高对静电放电的承受能力却会造成整个芯片面积的增大,无疑会增大芯片的成本。目前许多深亚微米集成电路产品都面临这个棘手的问题。本篇论文主要目的是研究在深亚微米技术下如何提升静电放电防护能力的策略。通过对先进的0.35um工艺的MCU电路ESD失效实例分析、ESD器件结构和工艺流程改进等评价,进一步从工艺、器件、保护电路等方面探讨了如何提升深亚微米静电放电防护能力的问题。具体研究方向包括：1)研究深亚微米技术下的ESD防护设计思路；2)ESD防护性能提升的工艺改进方法；3)封装工序的ESD防护措施的选型和使用管理要点。详细内容阐述以下：1,掌握静电放电的机理、失效模式、放电模式以及常用器件的ESD特性,研究MOS晶体管的晶体管回扫特性对ESD保护电路的影响,为ESD保护电路的设计奠定了理论基础。重点阐述了ESD保护电路的设计基本原则,以及CMOS电路中的I/O部的ESD电路设计的原理,同时介绍在芯片中我们需要建立六种低阻ESD电流通路方式的应用原理,并对常用的ESD保护器件使用的电阻、二极管、双极性晶体管、MOS管、可控硅(SCR)等器件特性进行了探讨。2,在深亚微米工艺下,普遍采用金属硅氧化物工艺来减小孔接触电阻。本文基于0.35um工艺的MCU电路ESD失效的机理分析,确定改变ESD防护电路结构中的MOS管的源漏区金属硅氧化物结构来提高产品防护静电的能力的方案,通过实验结果评估得到了防护能力提高30%的效果。3,通过对封装工序的空气电离器的原理、性能评估和使用要点等项目进行了研究,总结出封装工序的ESD管理规范,并在实际中付诸实施。