LDPC(Low Density Parity Check)码是一种具有稀疏校验矩阵的线性分组纠错码,其逼近香农极限的优异性能和在信息可靠传输中的良好应用前景(如深空通信、第四代移动通信系统、高速与甚高速数字用户线、磁记录系统等),已引起各国学术界和IT业界的广泛关注。但是采用常用的分组编码方法会严重破坏校验矩阵的稀疏性,导致LDPC码编码复杂度的增加;而且由于译码器实现过程中的各种约束条件,使得译码算法的复杂度也有待于进一步的降低。本论文的目的是研究采用线性时间LDPC编码方法的硬件实现,以及如何降低译码算法的复杂度。本文的研究工作主要分为以下两个部分:第一分析了常用的系统分组码编码复杂度的问题。对于常用的编码方法,LDPC码具有很高的编码复杂度,而采用准下三角校验矩阵的编码方法则可以实现线性时间编码。利用RU算法可以有效的将检验矩阵变换为准下三角阵而不改变校验矩阵的稀疏性。针对RU算法,设计出一种编码器的硬件实现,推导出了相应的结构和运算单元,以及反映编码器性能的参数。由最终编码器参数值可知,采用RU算法进行预处理的LDPC编码器,灵活性高,编码时延小,所耗资源少,可以在线性时间内完成编码。第二介绍了LDPC码译码算法,算法中需要用查找表来近似算法中用到的tanh函数。但是采用这种方法会降低译码的吞吐率。为此推导基于BCJR算法的简化复杂度的译码算法,对算法中的纠正函数给出了各种近似方法,比较和分析了这些不同近似方法。上述的算法简化了运算单元的计算复杂度,本文接着提出了一种简化迭代过程复杂度的门限译码算法。最后给出了LDPC码译码算法的计算机仿真和分析。仿真结果表明,所提出了算法可以有效的降低译码复杂度。LDPC码由于其性能的优越性及数学分析上的相对简单性,引起了编码界的广泛兴趣。对LDPC码的数学模型-二分图的研究又给其它的编码带来了新的血液,引起了对诸如Turbo码等其它编码的再认识。相信这样一种具有卓越性能及简单数学结构的编码必将再理论上有更进一步的发展并再实际中得到广泛的应用。